SASCO Information & News - ISI-Design
SASCO Information & News - ISI-Design
SASCO Information & News - ISI-Design
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Tools<br />
strukturen der Stratix und<br />
Cyclone FPGAs von<br />
ALTERA.<br />
Der neue SDRAM Controller<br />
(ca. 500 Logikelemente)<br />
erreicht eine Performance<br />
von über 100 MHz und<br />
unterstützt pipelined Data-<br />
Transfers sowie Speicherzugriffe<br />
in einem Clock-Zyklus.<br />
In Kombination mit dem<br />
Cache ergeben sich Speicherlösungen,<br />
die bis zu<br />
93% der Dhrystone Performance<br />
von internem RAM<br />
erzielen. So ist der Einsatz<br />
von kostengünstigen<br />
SDRAM Speichern ohne<br />
Geschwindigkeitsverlust<br />
möglich.<br />
Network Protocol Software<br />
Library<br />
Fester Bestandteil der<br />
NIOS Kits ist ab der Version<br />
3.0 die Network Protocol<br />
Software Library. Diese Bibliothek<br />
unterstützt die Protokolle<br />
RawEthernet, ARP,<br />
IP, ICMP, UDP und TCP und<br />
wurde früher als Bestandteil<br />
des Ethernet Development<br />
Kits für US$ 495,-<br />
verkauft.<br />
Alle neuen NIOS Kits werden<br />
mit einem Webserver<br />
Tutorial auf Basis dieser<br />
Library ausgeliefert.<br />
Web-aware SOPC Builder<br />
+ geplante neue Peripherals<br />
Eine neue Funktion in der<br />
NIOS Entwicklungsumgebung<br />
ist der direkte Internetzugriff.<br />
Der „web-aware“<br />
SOPC Builder prüft optional<br />
auf die Verfügbarkeit von<br />
Updates und zeigt neue IP-<br />
Cores an, die über Internet<br />
zum Download bereitstehen.<br />
ALTERA plant in<br />
Q2/Q3 2003 eine deutliche<br />
Erweiterung der Peripherals.<br />
Geplant sind Funktionen<br />
wie 1-bit DAC, PWM,<br />
Event-Timer und -Counter<br />
sowie eine neue Parallel<br />
Output Option, die wie alle<br />
neuen Module mit einer<br />
Streaming Option ausgestattet<br />
ist.<br />
Ebenfalls über Internet soll<br />
die Custom Instructions-<br />
Library um eine Reihe von<br />
Floating-Point Funktionen<br />
erweitert werden.<br />
The new SDRAM controller<br />
(approx. 500 logic<br />
elements) reaches a performance<br />
of more than<br />
100 MHz and supports<br />
pipelined data transfers as<br />
well as memory access<br />
within a clock cycle.<br />
Together with the cache,<br />
this leads to memory solutions<br />
which reach up to<br />
93% dhrystone performance<br />
of internal RAM.<br />
This means that use of cost<br />
effective SDRAM memories<br />
is possible without losses.<br />
Network Protocol Software<br />
Library<br />
From Version 3.0 onwards<br />
the Network Protocol Software<br />
Library will be an inherent<br />
part of the NIOS Kits.<br />
This library supports the<br />
protocols RawEthernet,<br />
ARP, IP, ICMP, UDP and<br />
TCP and was formerly sold<br />
for US$ 495.- as part of the<br />
Ethernet Development Kit<br />
All new NIOS Kits are shipped<br />
with a webserver tutorial<br />
based on this library.<br />
Web-aware SOPC Builder<br />
+ planned new peripherals<br />
A new feature within the<br />
NIOS development environment<br />
is direct internet<br />
access. The “web-aware”<br />
SOPC Builder optionally<br />
checks the availability of<br />
updates and indicates new<br />
IP cores that are available<br />
for download via internet.<br />
For Q2/Q3 2003 ALTERA<br />
plans a significant extension<br />
of its peripherals.<br />
Planned features include<br />
1-bit DAC, PWM, event<br />
timer and counter as well as<br />
a new parallel output option<br />
which will have a streaming<br />
option, as all new modules<br />
do.<br />
The Custom Instructions<br />
Library shall be extended<br />
via internet by a series of<br />
floating point features.<br />
NIOS-DEVKIT-1S10 /<br />
NIOS-DEVKIT-1C20<br />
The new development kits<br />
NIOS-DEVKIT-1S10 &<br />
NIOS-DEVKIT-1C20 support<br />
you during the development<br />
of NIOS systems<br />
based on the newest FPGA<br />
architectures.