SASCO Information & News - ISI-Design

Weitere Magazine

Empfehlungen

Info

Application Briefs Verwendet man eine Kapazität von 100 pF und einen Widerstand von 100 kΩ ergibt sich eine Taktfrequenz von circa 71 kHz; schaltet man im Betrieb einen zweiten Widerstand mit 4,7 kΩ über einen Portpin parallel, ergibt sich mit RX = R1 x R2 / (R1 + R2) = 4,49 kΩ, entsprechend einer Frequenz von rund 1,2 MHz. Somit lässt sich durch einfaches Toggeln des Bit0 im TRISA-Register (Datenrichtungsregister für PortA) zwischen 71 kHz und 1,2 MHz umschalten. PowerDown-Modi der neuen PICmicro NanoWatt-Generation Einen Überblick über die neuen Möglichkeiten der aktuellen PIC16F818 / 819 und PIC16F87 / 88 gibt das Blockdiagramm Bild 5. 1. Standardtakt Ein Quarz, ein Resonator, ein RC-Glied oder ein externer Taktgeber wird wie üblich an OSC1, den Takteingang und gegebenenfalls an OSC2 angeschlossen. 2. Interner Takt Auf dem Chip befindet sich jetzt ein 31,25 kHz RC-Oszillator. Dieser Takt wird über eine FLL* auf 8 MHz vervielfältigt. Der Anwender kann nun entscheiden, ob er diese 8 MHz mit einer Grundgenauigkeit von 2%, die darüber hinaus tempe- ratur- und spannungskompensiert sind, oder einen nahezu beliebigen binären Teiler verwenden will, bis herunter auf 31,25 kHz, natürlich dynamisch. * FLL, Frequence Lock Loop, im Gegensatz zu einer PLL (Phase Lock Loop) ist hier die eingestellte Arbeitsfrequenz bereits nach wenigen Takten erreicht und es ergeben sich nicht die bei PLL üblichen, langen Einschwingzeiten im Millisekundenbereich. Figure 5 3. Watchdog Der Watchdog, der in vielen Applikationen als regelmäßiger Wecker für periodische Aufgaben dient, arbeitet mit dem oben erwähnten 31,25 kHz Takt. Seine einstellbare Weckzeit oder Watchdogzeit kann durch seinen neuen 15 Bit Postscaler zwischen 0,004 und 131 Sekunden, also von vier Millisekunden bis über zwei Minuten betragen. Für selten aufzuweckende Sy- Power-down modi of the new PICmicro NanoWatt generation The block diagram figure 5 shows an overview over the novelties available with the new PIC16F818 / 819 and PIC16F87 / 88: 1. Standard clock As usual, a crystal, a resonator, an RC-circuit or an external clock is connected to OSC1, the clock input, and, where required, to OSC2. 2. Internal clock Now the chip contains one 31.25 kHz RC oscillator. This clock pulse is manifolded via a FLL* to 8 MHz. The user can now decide if he wants to use these 8 MHz with a basic accuracy of 2%, which furthermore are temperature and voltage compensated, or if he prefers nearly any desired binary divider down to 31.25 kHz, dynamically, of course. * FLL, Frequence Lock Loop, in contrast to a PLL (Phase Lock Loop) the set operating frequency is already reached after a few clock pulses and the PLL typical long settling times of some milliseconds are eliminated. 3. Watchdog The watchdog that in many applications serves as regular “alarm clock” for periodical tasks, now works with the above mentioned 31.25 kHz clock pulse. Due to its new 15-bit postscaler, its adjustable wake-up time or watchdog time can be between 0.004 and 131 seconds, i.e. from four milliseconds to more than two minutes. For systems which have to wake up seldomly, as for example heating and temperature measurement etc, this often is sufficient. A smaller number of intervals of course also means lower power consumption. The components PIC18F1220 / 1320, PIC18F2220 / 2320 and PIC18F4220 / 4320 offer some more benefits. So you have the possibility to create a second clock input (Figure 6). A real time clock crystal is connected to Timer 1; now you can switch dynamically between the main oscillator and the Timer 1 clock. The CPU-Core can now be
Application Briefs steme, wie beispielsweise Heizungs- und Temperaturmessungen etc. reicht dies häufig aus, wobei eine geringere Anzahl an Intervallen natürlich wiederum geringeren Stromverbrauch bedeutet. Etwas mehr kann man noch aus den PIC18F1220 / 1320, PIC18F2220 / 2320 und PIC18F4220 / 4320 herausholen, so gibt es die Möglichkeit eines zweiten Clock-Eingangs (Bild 6). Ein Uhrenquarz wird an den Timer 1 angeschlossen; nun kann dynamisch zwischen dem Hauptoszillator und dem Timer1-Clock umgeschaltet werden. Der CPU-Core ist jetzt im Idle- Mode abschaltbar, nur ausgewählte Peripherie läuft weiter. Diese Möglichkeit kann genutzt werden, wenn das System auf ein externes Ereignis warten soll, der Timer einen bestimmten Wert erreicht oder der AD- Wandler seine Messung beendet hat. Die Tabelle gibt beispielhaft den Stromverbrauch bei 2 Volt Betriebsspannung an. (Quelle DS39599b) Weitere Möglichkeiten ein System sparsam auszulegen: •Offene, nicht benutzte I/Os auf einen definierten Pegel legen (z.B. 1 MOhm gegen GND), damit sich die Eingangsstufe nicht im undefinierten Zustand befindet oder gar anfängt zu schwingen. Oder die I/Os auf Ausgang schalten, dann können sie bei beliebigem Wert offen bleiben. • Nicht (oder zur Zeit nicht) genutzte Analog- Digital-Wandler- Eingänge kann man während dieser Zeit auch auf Digital-Eingang schalten. Die digitale Eingangsstufe ist hoch- Figure 6 ohmiger und verbraucht weniger Strom als das analoge Äquivalent. Immer nur den gerade benötigten Kanal auf den analogen Eingang schalten und dies nur für die Zeit der Wandlung, spart ebenfalls Strom. • Peripherieschaltkreise durch einen I/O-Pin versorgen. Wenn ein Peripherieschaltkreis (EEPROM, AD- oder DA- Wandler, OpAmp o.ä.) in der Schaltung verwendet switched off in idle mode, only selected peripherals will continue to operate. This alternative is of good use, when the system has to wait for an external event, the timer has reached a certain value or the AD converter finished its measurement. The table exemplarily shows the power consumption at 2 Volts operating voltage. (Source DS39599b) Additional possibilities to design a system economically: • Set open, unused I/Os to a defined level (e.g. 1 MOhm to GND), in order to prevent that the input circuitry is in an undefined stage or even starts oscillating. Or switch the I/Os to output; then they can remain open for any desired value. •You can also switch unused (or currently not used) analog-digitalconverter inputs to digital input during this period. The digital input stage has a higher resistance and consumes less power than the analog equivalent. Power can also be saved by switching the currently used channel to analog input only during the conversion period. •Supply peripheral circuits via an I/O pin. When a peripheral circuit (EEPROM, AD- or DAconverter, OpAmp etc.) is used within the main circuit, the peripherals normally can be supplied via an I/O pin (PICs in general drive 25 mA sink and source per portpin). This alternative often considerably reduces power consumption, and, when an EEPROM is used, also contributes to system safety, as in case of an uncontrollable voltage drop the controller usually switches off earlier than the EEPROM. This eliminates the danger of data loss due to malfunctions. Tips & Trends Page 29
Seite 1 und 2: Das Magazin von 2/2003 • Messe- N
Seite 3 und 4: Editorial Embedded World ! Embedded
Seite 5 und 6: Timing Weitere Einsparungen bei Kos
Seite 7 und 8: Communication and Interface • ECL
Seite 9 und 10: DSP and Multimedia Blackfin: Doppel
Seite 11 und 12: Microcontrollers & Microprocessors
Seite 13 und 14: Microcontrollers & Microprocessors
Seite 15 und 16: Programmable Logic Sturmwarnung auf
Seite 17 und 18: Tools NIOS-Prozessor Version 3.0 ve
Seite 19 und 20: Tools NIOS-DEVKIT-1S10 / NIOS-DEVKI
Seite 21 und 22: Sensors Fingerabdrücke stattfindet
Seite 23: Chemical Products Dow Corning Silic
Seite 26 und 27: Application Briefs Clocksource - Du
Seite 30 und 31: Application Briefs wird, kann diese
Seite 32 und 33: Application Briefs HCPL - 316 J - 2
Seite 34 und 35: Application Briefs UVLO + Grenzwert
Seite 36 und 37: SASCO von Analog Devices mit dem
Seite 38 und 39: Zürich Isabelle Meier Seit Februar
Seite 40 und 41: ZÜRICH Riedmatt 9 · CH 8153 Rüml
Seite 42 und 43: Reine Frauensache? Kleine Erfindung
Seite 44 und 45: Embedded World ein voller Erfolg La
Seite 46 und 47: FAEs zur Verfügung. Gerade das The
Seite 48 und 49: Tips & Trends Seite 48 SASCO Inform
Seite 50 und 51: Quiz Rätseln und gewinnen mit SASC
Seite 52: Mit dem Cypress PSoC an Stelle eine

SASCO Information & News - ISI-Design

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?