Paper for Download - FKFS

Weitere Magazine

Empfehlungen

Info

Während die Python-Testbeschreibung zum großen Teil auch auf der realen Hardware ausführbar ist, kann die Plattformkonfiguration nur von der virtuellen Hardware verwendet werden. Die Sequenzdiagramme der UML-2.1 bieten neben der Transaktionsmodellierung auch die Möglichkeit Kontrollstrukturen und Zeitbedingungen zu modellieren. Zeitliche Bedingungen bei am Testhost ankommenden Nachrichten werden durch die generierten Python-Testfälle auf Einhaltung überprüft. Mit Hilfe von zeitlichen Bedingungen für Sendenachrichte werden ganze Testsätze zur automatischen Ausführung erzeugt. Dabei finden alle Permutationen der zeitlichen Grenzen aller Sendenachrichten Beachtung. Die im Sequenzdiagramm verwendeten Kontrollstrukturen können dagegen direkt auf Python übertragen und während des Ablaufs ausgeführt werden. Bei der Plattformkonfiguration werden die Netzwerkgeräte als Komponenten modelliert und mittels Assoziationen über Ports miteinander verknüpft. Innerhalb der Komponenten werden Objekte integriert, welche den Typ des Gerätes spezifizieren z.B. Testhost oder MOST-Gerät. In einem den Objekten zugeordneten Kompositionsstrukturdiagramm werden die einzelnen Bausteinversionen der Geräte spezifiziert. Abschließend werden in einem weiteren Unterdiagramm die Konfigurationsparameter der einzelnen Bausteine beschrieben. Dieses Prinzip kann beliebig um mehrere Ebenen erweitert werden, falls bestimmte Bausteine wiederrum aus verschiedenen Bausteinen aufgebaut werden sollen. Abbildung 8: Transaktionsmodellierung mit UML.
3.2.8 Analyse Gegenüber der Hardware bieten die virtuellen Modelle eine Vielzahl von verbesserten Analysemöglichkeiten. Mit einem einfachen Debugger kann das Modell Schrittweise ausgeführt und zu jedem Zeitpunkt angehalten werden. Alle Statusdaten und weitere Information können aufgezeichnet und gespeichert werden. Für die spätere Visualisierung werden verschiedene Formate angeboten. Darunter befinden sich Text-, XML-, UMLund weitere Formate zur Visualisierung mit Werkzeugen für die Hardwareanalyse. Damit kann ein Übergang von den virtuellen auf die realen Tests am Ende der Entwicklungsphase erleichtert werden. Mittels einer Erweiterung wurden sogar die Analysemöglichkeiten der bestehenden Hardware auf die Visualisierung mittels der UML-Werkzeuge erweitert um die Integration der virtuellen Tests weiter zu unterstützen. 4 Zusammenfassung Tests anhand von virtuellen Systemen besitzen eine Vielzahl von Vorteilen und eignen sich vor allem in frühen Entwicklungsphasen und bei Regressionstests von komplexen Systemen. In späten Entwicklungsphasen müssen weiterhin Tests mit realen Systemen erfolgen, da zum einen bestimmte Fehler aufgrund von Abstraktionen in den Modellen nicht gefunden werden können. Zum anderen schleichen sich Fehler in spätere Entwicklungsphasen ein, die nicht durch virtuelle Tests eingeschlossen werden. Um den Übergang zwischen virtuellen und realen Tests zu erleichtern wurden die Testfälle auf reale Hardware übertragen. Allerdings können nicht alle Tests auf der Hardware ausgeführt werden. So kann der reale Testhost z.B. nicht mehrere Geräte gleichzeitig simulieren. Eine Steuerung der Applikation vom Testhost aus ist theoretisch möglich aber nur schwer umsetzbar. Virtuelle Tests können auf mehreren Rechnern einfach parallelisiert und automatisiert werden. Aufgrund der hohen Performanz und einer vollautomatischen Plattformkonfiguration kann eine hohe Testabdeckung erzielt werden. Bei der Analyse bieten Wiederholbarkeit und Beobachtbarkeit beträchtliche Vorteile. Alle Simulationen liefern bei gleichbleibender Konfiguration und Startbedingungen immer die gleichen Ergebnisse. Die Simulationen lassen sich zu jeder Zeit anhalten und über einen Debugger Schritt für Schritt ausführen. Weiterhin können alle erdenklichen Statusdaten zusammen mit Zeitstempeln beobachtet und gespeichert werden. Für Robustheitstest oder eine ” Fehler-Möglichkeitsund Einflussanalyse (FMEA)“ ist die Steuerbarkeit der Modelle von großem Vorteil. Fehler können zu jeder Zeit an jeder Stelle injiziert und die entstehenden Auswirkungen simuliert werden. Neben dem hier vorgestellten Prüfprinzip lassen sich auch strukturorientierte Tests, auch als white box Tests bezeichnet, einfach auf virtueller Hardware umsetzen. Diese ermöglichen eine Codeüberdeckungsanalyse und können durch zahlreiche frei erhältliche Werkzeuge unterstützt werden. Regressionstests werden durch den hohen Grad der Automatisierung unterstützt. 5 Danksagung Diese Arbeit wurde durch das BMBF im Rahmen des Projekts SANITAS unter Fkz. 01M3088C gefördert. Besonders möchten wir der MOST Cooperation und der Firma
Seite 1 und 2: Virtual Prototyping in der Hardware
Seite 3 und 4: delling Language (UML)“ oder auch
Seite 5 und 6: 3.1.3 Netzwerkmodellierung Abbildun
Seite 7 und 8: fangen bzw. überprüfen. Bei der
Seite 9: Abbildung 6: Testmodellierungs- und

Paper for Download - FKFS

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?