Paper for Download - FKFS

die Zeitreduktion entsteht durch das Vermeiden von Iterationen über mehrere Entwicklungszyklen,
da eine Vielzahl von Fehlern bereits früh in der virtuellen Umgebung aufgedeckt,
analysiert und beseitigt werden können. Dieses Vorgehen lohnt sich vor allem bei
der Entwicklung von komplexen Systemen mit hohen Anforderungen an die Qualität. Bei
derartigen Projekten übersteigt der Aufwand für die Qualitätssicherung in der Regel den
Aufwand für die Implementierung.
Dieser Artikel behandelt die Verknüpfung eines Softwareverifikationsprozesses, beginnend
bei der Testbeschreibung bis hin zur Ausführung und Analyse, auf virtuellen und
realen eingebetteten Systemen am Beispiel des ” Multimedia Oriented Systems Transport
(MOST)“ Bus. Aus der Vielzahl unterschiedlicher Prüftechniken stehen die transaktionsflussbasierten
Tests, welche den dynamischen Techniken zugeordnet sind, im Fokus. Diese
Tests eignen sich sowohl für Modul- als auch Integrationstests unter Beachtung von
spezifizierten Kommunikationssequenzen und Echtzeitbedingungen. Durch weitgehende
Automatisierung, eine flexible Konfiguration und die Wiederverwendung von Testfällen
für das virtuelle und reale System werden zudem Regressionstests unterstützt. Die Hardwareverifikation
anhand von virtuellen Modellen wird im Folgenden nur kurz behandelt,
da dies den Rahmen der schriftlichen Veröffentlichung sprengen würde.
2 Stand der Technik
Bezüglich der Modellierung und Eignung von virtuellen Prototypen zur frühen Verifikation
von verteilten Systemen existieren verschiedene Arbeiten. [Kim08] stellt einen
Ansatz zur Modellierung und Verifikation des FlexRay-Kommunikationscontrollers vor,
bei dem allerdings die Daten Bit per Bit übertragen werden. Damit kann keine ausreichende
Simulationsperformanz erreicht werden um eine genügend große Testabdeckung
zu erzielen. Zudem ist der Aufwand zur Modellierung wesentlich höher als bei abstrakten
” Transaction Level Modeling (TLM)“ Modellen. [Pas05] gibt einen Überblick über
die Simulationsperformanz und den Modellierungsaufwand von Simulationsmodellen auf
verschiedenen Abstraktionsebenen. [Cha08] beschreibt einen Ansatz zur Modellierung
und Verifikation von Chip-Netzwerken. Hier wurde eine höhere Abstraktionsebene zur
Erhöhung der Simulationsperformanz verwendet, zudem wurden auch Ansätze zur Testautomatisierung
behandelt. Ein Problem stellt aber die Plattformkonfiguration dar. Sobald
zusätzliche Knoten eingefügt werden sollen, muss der Simulationscode modifiziert
werden. [Hab05] zeigt einen Ansatz, der neben einer hohen Abstraktion auch eine konfigurierbare
Plattform vorstellt. Allerdings wird hier nur die Netzwerkkonfiguration behandelt.
Eine flexible Konfiguration, welche auch die Netzwerkgeräte mit einschließt und auf
Erweiterbarkeit einer bestehenden Bibliothek abzielt, wird nicht vorgestellt.
Bei der Verifikation von realen oder auch virtuellen Systemen werden für die Hardwarebzw.
die Softwareverifikation verschiedene Verfahren angewendet. Bei der Hardwareverifikation
kommen häufig bedingungsbasierte Verfahren zum Einsatz. [Hab04] zeigt einen
solchen Ansatz unter Verwendung der ”Property Specification Language (PSL)”. Ein geeignetes
Werkzeug zur bedingungsbasierten Verifikation in virtuellen Modellen wird von
[Ruf06] vorgestellt. Bei der Softwareverifikation kommen funktions- oder strukturorientierte
Testverfahren zum Einsatz. Im Bereich der eigebetteten Software werden in der Praxis
vornehmlich funktionsorientierte Verfahren angewendet. Häufig sind dabei transaktionsflussbasierte
Tests, die mittels verschiedener Sprachen beschrieben werden können.
Beispiele dafür sind die ”Testing und Test Control Notation (TTCN-3)”, die ” Unified Mo-