PRINTED CIRCUIT BOARDS LAYOUT SPECIFICATION - Read

MITAC SPECIFICATION SC830215321021 R07C
23.9. TEST-PAD 若被零件擋到,或多餘之不必要測點需移除。
23.10. 高元件附近之 ATE 測點儘量放在反面,否則應離該元件邊緣 3mm。(4mm
以㆖較佳);
超高零件之 CONNECTOR(超過 6mm)附近(1cm 內)若有測點需與測試
工程師討論可否放置測點。
23.11. 單排 Lead Connector 由於 Assy.後較易偏向無 Lead 之側,故無 Lead 測不應
置放 ATE 測點,或是 ATE 測點遠離該側。
23.12. Socket、SOJ IC、6032 以及 7343 之 SMD 鉭質電容、橫躺之 Crystal、其它較
高元件、固定性不佳之元件(例如線圈、TO92 包裝電晶體),㆕周 ATE 測
點至少距離 60mil。(距離 125mil 以㆖較佳)
23.13. DIMM、PCMCIA 卡座內側邊緣距 ATE 測點 60mil。(距 125mil 以㆖較佳)
23.14. 正反面皆可使用圓形或方形 30mil PAD,Desktop PC 母板不得已時可用 25mil
圓形或方形 PAD。
23.15. 原則㆖儘量不要使用 PTH 零件之 PAD 當作測試點,不得已時還要考慮其腳
間距,若間距小於 50mil 者應隔腳使用。(PTH 腳間距小於 92mil 者,儘可
能加測點)。此外還要考慮多腳數 PTH 元件(如 CPU)不能選用太多腳當作
測試點以避免測針密度分佈不均衡。
23.16. ATE 測試點之型式應以表面之測點優先,沒有蓋㆖防焊漆(Solder Mask
Open)之 Via Hole(Via Pad 必須為 25mil 以㆖)次之。
23.17. 有關 Power 線路之 Test Pad:5V 及 3V 至少 4 個;GND 至少 6 個;其餘 Power
--49--