UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL ...

More documents

Recommendations

Info

Agostino Giorgio, Anna Gina Perri NOTE sto range di temperature operative. Le misure delle caratteristiche I DS -V GS al variare della temperatura sono state effettuate dagli autori presso il Laboratorio di Microelettronica di Tecnopolis CSATA di Bari. Il dispositivo in esame è un MESFET multifinger 2TX102MB prodotto dalla ALCATEL polarizzato per V DS = 2.92 V. L’errore relativo è al di sotto del 6%. Nella fig. 6 è mostrata la minima distanza tra due FET contigui in funzione della potenza dissipata da uno di essi. I due dispositivi sono identici ed hanno le carateristiche riportate nella tabella I e sono inoltre polarizzati con le stesse tensioni. I diagrammi sono stati ricavati per tre condizioni di accoppiamento che risultano in variazioni relative della corrente dell’uno indotte dal riscaldamento dovuto all’altro. Variazioni della corrente dell’1% o superiori richiedono condizioni di sovrapposizione (overlapping) dei layout fisicamente non realizzabili. In altre condizioni, per FET di potenza maggiore con layout diversi, in cui le sorgenti siano più ravvicinate e quindi maggiormente accoppiate, anche variazioni di corrente dell’1% o superiori sono riscontrabili. Nel caso in esame, la lunghezza del contatto di drain più esterno fa sì che i due gate più esterni dei FET siano abbastanza lontani. Si osserva anche in questo caso che, nel range di potenza considerato, la dipendenza della distanza tra i dispositivi dalla potenza dissipata è con buona approssimazione lineare. V. Progetto del layout per la minimizzazione degli effetti termici Da quanto detto fino ad ora, si comprende l’importanza di un accurato progetto termico del layout del FET al fine di contenere, per quanto possibile, l’aumento della temperatura di picco di canale, della temperatura media e della resistenza termica globale del chip, sia per motivi di affidabilità, sia per migliorare le prestazioni dal punto di vista elettrico dato che, come è noto, il 500 450 400 350 0.01% 300 d [um] 250 200 150 0.05% 100 50 0.1% 0 0 1 2 3 4 5 6 7 8 P [W] Fig. 6. Distanza minima tra due dispositivi identici adiacenti per evitare l’accopiamento termico, al variare della potenza dissipata. Le condizioni di accoppiamento considerate sono: ∆I DS = 0.01%; ∆I DS = 0.05%; ∆I DS = 0.1%. 96 La Comunicazione - numero unico 2000
UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL PROGETTO TERMICAMENTE OTTIMIZZATO DEI PARAMETRI DEL LAYOUT (A NEW ELECTROTHERMAL MODEL OF GAAS FETS FOR THE THERMALLY OPTIMIZED LAYOUT DESIGN) Numero di gate paralleli n 28 Lunghezza di gate L 1 µm Larghezza singolo gate Z u 75 µm Spaziatura tra i gate S 29 µm Densità di drogante 5⋅10 16 cm -3 Spessore substrato 100 µm Spessore saldatura (AuGe) 25 µm Spessore supporto meccanico 500 µm Spessore metallizzazioni 3.5 µm Apertura del canale 0.3 µm Conducibilità termica saldatura 89 W/m/K Conducibilità termica supporto 182 W/m/K Conducibilità termica metallizaz. 330 W/m/K NOTE Coeff. di convezione naturale h nat 15.5 W/m 2 /K Temperatura ambiente 30 °C Tab. I. Caratteristiche geometriche e tecnologiche della struttura da analizzare. degradarsi della mobilità e della velocità di saturazione dei portatori con l’aumento di temperatura degrada le complessive prestazioni in frequenza del dispositivo. Distinguiamo innanzitutto tra i parametri del layout quelli che hanno una grossa influenza dal punto di vista termico e quelli che condizionano più pesantemente le caratteristiche elettriche. La spaziatura S tra i gate e lo spessore del substrato h sono due parametri fondamentali dal punto di vista termico, il cui impatto dal punto di vista elettrico è quasi trascurabile fatta eccezione per alcuni fenomeni capacitivi parassiti. All’aumentare dello spessore del substrato, la resistenza termica complessiva aumenta notevolmente in quanto aumenta il peso nel modello di fig. 2 della resistenza a minore conducibilità. L’assottigliamento dei substrati non può tuttavia superare certi limiti per motivi di resistenza agli stress meccanici durante le successive fasi di lavorazione del die, che deve essere saldato sul supporto meccanico e incapsulato nel package. Spessori di circa 50 mm per il substrato intrinseco sono da considerarsi il limite inferiore mentre valori di 100 mm sono accettabili. Una soluzione alternativa all’assottigliamento dell’intero die è l’assottigliamento localizzato per cui solo le zone interessate dal flusso di calore, ossia quelle al di La Comunicazione - numero unico 2000 97
Page 1 and 2: Agostino Giorgio, Anna Gina Perri (
Page 3 and 4: UN NUOVO MODELLO ELETTROTERMICO DI
Page 9: UN NUOVO MODELLO ELETTROTERMICO DI

UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL ...

Create successful ePaper yourself

Delete template?

Save as template?