UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL ...

More documents

Recommendations

Info

Agostino Giorgio, Anna Gina Perri NOTE k TH 54400 = 1.2 T [W/m/K] La fig. 3 mostra il confronto tra i risultati del modello proposto e quelli del modello FDM in termini di resistenza termica totale R TH della struttura multistrato al variare della potenza dissipata P. I risultati mostrano un buon accordo con un errore inferiore al 5%. Si può osservare una dipendenza lineare della R TH dalla P nel range considerato. Ulteriori simulazioni hanno evidenziato che all’aumentare della potenza dissipata la dipendenza diviene quadratica; va tuttavia sottolineato che ciò avviene per potenze alte per le quali il dispositivo non viene tipicamente utilizzato essendoci un limite massimo per la potenza dissipata in corrispondenza di una assegnata lunghezza totale di gate [11]. I risultati del modello differiscono per difetto dai risultati ottenuti con il metodo FDM perché nel nostro caso viene considerato anche il percorso di smaltimento di calore attraverso la superficie superiore. La fig. 4 mostra un analogo confronto in termini di temperatura di picco del canale T p . Anche in questo caso l’errore relativo è inferiore al 5% con valori calcolati di temperatura inferiori al caso FDM per le ragioni precedentemente descritte. La dipendenza lineare di T p da P è da sottolineare anche in questo caso sebbene allargando il range di potenze considerato la dipendenza diviene quadratica. E’ da notare che è buona regola dimensionare il dispositivo affinchè la temperatura di picco non superi i 150 °C, essendo consigliabile che sia attorno o meglio inferiore ai 100 °C. Per soddisfare tale specifica è necessario agire su quei parametri del layout che hanno una influenza sulle prestazioni termiche senza modificare le prestazioni elettriche, come verrà descritto nel paragrafo V. Per ottenere un ulteriore riscontro della validità dei risultati ottenuti, è stato effettuato un confronto con dati sperimentali al fine di paragonare i valori di corrente al variare della temperatura ambiente. La fig. 5 mostra le curve I DS -V GS per temperature ambiente di – 49 °C e 123 °C, mostrando un soddisfacente accordo per un va- 50 45 40 Rth [° C/W] R TH 35 30 25 20 15 FDM [2] Modello proposto 10 5 0 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 P [W] Fig. 3. Resistenza termica del chip al variare della potenza dissipata: confronto tra il simulatore FDM [2] ed i risultati del modello proposto. 94 La Comunicazione - numero unico 2000
UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL PROGETTO TERMICAMENTE OTTIMIZZATO DEI PARAMETRI DEL LAYOUT (A NEW ELECTROTHERMAL MODEL OF GAAS FETS FOR THE THERMALLY OPTIMIZED LAYOUT DESIGN) 180 160 140 120 FDM [2] Tp [° C] 100 80 Modello proposto 60 40 20 0 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 P [W] Fig. 4. Temperatura di picco di canale variare della potenza dissipata: confronto tra il simulatore FDM [2] ed i risultati del modello proposto. NOTE 300 250 T0=-49 ° C 200 T0=123 ° C IDS [mA] I DS 150 100 50 0 -2 -1.5 -1 -0.5 0 0.5 VGS [V] Fig. 5. Caratteristiche corrente di drain - tensione gate-source: confronto tra risultati sperimentali (T) e valori calcolati (o) per temperatura di riferimento T 0 = - 49 °C, e T 0 = 123 °C. La Comunicazione - numero unico 2000 95
Page 1 and 2: Agostino Giorgio, Anna Gina Perri (
Page 3 and 4: UN NUOVO MODELLO ELETTROTERMICO DI
Page 7: UN NUOVO MODELLO ELETTROTERMICO DI

UN NUOVO MODELLO ELETTROTERMICO DI FET IN GaAs PER IL ...

Create successful ePaper yourself

Delete template?

Save as template?