综合论文训练 - æ¸ åŽå¤§å­¦OAPS数据库

清 华 大 学
综 合 论 文 训 练
题 目 :65nm 高 性 能 SRAM 编 译 器 设 计
系
专
姓
别 : 微 电 子 与 纳 电 子 学 系
业 : 微 电 子 学 专 业
名 : 郑 翔
指 导 教 师 : 高 志 强 教 授
2009 年 6 月 12 日

中 文 摘 要
当 前 电 子 系 统 中 应 用 的 半 导 体 存 储 器 种 类 非 常 多 , 并 且 存 储 器 在 系 统 中 所 占
地 位 也 越 来 越 重 要 。 静 态 随 机 存 储 器 (SRAM) 是 目 前 半 导 体 存 储 器 中 速 度 最 快
的 , 主 要 用 于 对 速 度 要 求 非 常 高 的 领 域 。 随 着 片 上 系 统 (SOC) 的 发 展 , 系 统 的
SRAM 模 块 不 再 是 单 独 封 装 成 一 个 芯 片 , 而 是 嵌 入 到 系 统 内 部 作 为 一 个 IP 模 块 ,
并 且 嵌 入 的 SRAM 性 能 直 接 影 响 整 个 系 统 的 性 能 。 同 时 静 态 存 储 器 IP 对 现 代 晶
圆 厂 非 常 重 要 , 它 不 仅 是 晶 圆 厂 工 艺 成 熟 的 指 标 , 而 且 是 SOC 客 户 最 重 要 的 IP
核 之 一 。 在 这 样 的 背 景 下 , 本 论 文 的 工 作 室 基 于 中 芯 国 际 (SMIC)65nm 工 艺 的
SRAM IP 编 译 器 开 发 , 有 助 于 国 内 Foundry 和 国 内 自 主 知 识 产 权 的 SRAM IP 的
发 展 。
论 文 在 前 人 已 有 的 SRAM 编 译 器 基 础 上 , 针 对 SMIC 提 供 的 单 口 SRAM 电
路 和 版 图 , 设 计 了 符 合 SMIC 要 求 的 SRAM 编 译 器 。 编 译 器 利 用 已 有 的 版 图 拼 接
操 作 函 数 和 程 序 , 将 SMIC 的 SRAM 版 图 重 新 划 分 子 电 路 模 块 , 制 作 库 文 件 , 设
计 拼 接 算 法 。 设 计 出 了 能 够 生 成 尺 寸 在 128×2 到 128×80 范 围 内 的 单 口 SRAM
编 译 器 , 编 译 器 能 实 现 版 图 和 SPICE 网 表 的 自 动 生 成 。 论 文 将 实 验 室 的 SRAM
编 译 器 设 计 方 法 重 新 归 纳 总 结 , 并 成 功 应 用 在 了 SMIC 的 SRAM 上 。 同 时 提 出 了
硅 规 整 编 译 器 的 完 整 设 计 思 路 和 方 法 。
论 文 除 了 完 成 SMIC 单 口 SRAM 编 译 器 的 开 发 以 外 , 还 对 SMIC 的 SRAM 电
路 和 版 图 设 计 中 的 错 误 进 行 了 修 改 。SMIC 起 初 提 供 的 版 图 是 后 仿 真 有 错 误 的 ,
通 过 研 究 分 析 SRAM 电 路 原 理 和 操 作 时 序 , 对 版 图 和 电 路 进 行 了 修 改 , 从 而 实 现
SRAM 功 能 正 确 , 并 且 减 小 了 面 积 。
关 键 词 :SRAM;IP; 编 译 器
I

ABSTRACT
Nowadays there are many kinds of semiconductor memory in electronic systems,
and memory has become more and more important in systems. SRAM (Static Random
Access Memory) has the most high performance, and is suitable to design which needs
the high speed. As SoC developed, SRAM is no longer packaged as a whole chip, but
embedded in SoC as an IP module. And the performance of the chip is affected by the
embedded SRAM. It is known that SRAM technology maturity in a foundry means the
success of this technology node. In this paper, a SRAM compiler platform is proposed
at 65nm SMIC logic process. This research is helpful to the domestic foundry and
SRAM IP design house.
Based on previous research, this paper designs the SRAM compiler for SMIC
according to their SRAM circuit and layout. The compiler uses layout splice functions
that have already been developed. The partition of SMIC’s SRAM is new, and the
library file and compiling algorithm has to be redesigned. A single-port SRAM
compiler which generates layout and netlist has been designed in this paper. The range
of SRAM size that can be generated is from 128*2 to 128*80. The paper summarizes
SRAM compiler design method and gives a conclusion. A full design method of
regular silicon circuit compiler has been proposed and successfully applied to SMIC’s
SRAM.
Apart from finishing a single-port SRAM compiler, the paper also modifies design
fault of SMIC’s SRAM circuit. The function of the SRAM that SMIC offered was error.
The circuit and layout of SRAM is modified to make sure it’s right. And the area of
layout has been reduced.
Keywords:SRAM; IP core; compiler
III

目 录
第 1 章 引 言 ............................................................................................1
1.1 半 导 体 存 储 器 发 展 综 述 .....................................................................1
1.2 嵌 入 式 SRAM IP 核 技 术 ...................................................................2
1.2.1 SOC 和 IP.......................................................................................2
1.2.2 嵌 入 式 SRAM ...............................................................................3
1.2.3 SRAM IP 性 能 评 价 标 准 .................................................................3
1.3 本 论 文 的 意 义 及 主 要 工 作 .................................................................5
1.3.1 论 文 的 背 景 和 意 义 ........................................................................5
1.3.2 论 文 的 主 要 工 作 ...........................................................................5
第 2 章 SRAM 编 译 器 设 计 方 法 学 .........................................................7
2.1 规 整 电 路 的 编 译 思 想 .........................................................................7
2.2 SRAM 编 译 器 的 设 计 流 程 ..................................................................7
2.3 SRAM 编 译 器 的 界 面 ..........................................................................8
第 3 章 SRAM 版 图 拼 接 算 法 ...............................................................11
3.1 版 图 拼 接 算 法 的 程 序 实 现 ...............................................................11
3.1.1 GDSII 文 件 格 式 ...........................................................................11
3.1.2 C 语 言 编 程 实 现 ...........................................................................14
3.2 单 口 SRAM 模 块 划 分 ......................................................................15
3.3 整 体 版 图 的 拼 接 ..............................................................................16
第 4 章 SRAM 编 译 器 网 表 自 动 生 成 ...................................................19
4.1 网 表 自 动 生 成 算 法 ..........................................................................19
4.2 电 路 结 构 .........................................................................................21
4.3 程 序 设 计 .........................................................................................23
第 5 章 单 口 SRAM 电 路 研 究 .................................................................25
5.1 SRAM 电 路 结 构 ...............................................................................25
5.1.1 单 口 SRAM 电 路 总 体 结 构 ..........................................................25
V

5.1.2 存 储 单 元 电 路 .............................................................................25
5.1.3 行 译 码 器 电 路 .............................................................................26
5.1.4 时 钟 控 制 电 路 .............................................................................27
5.1.5 灵 敏 放 大 器 电 路 .........................................................................27
5.1.6 输 入 输 出 电 路 .............................................................................28
5.2 SRAM 时 序 分 析 ...............................................................................29
5.3 SRAM 电 路 出 现 的 问 题 及 修 改 .........................................................31
5.3.1 第 一 次 修 改 .................................................................................31
5.3.2 第 二 次 修 改 .................................................................................32
5.3.3 第 三 次 修 改 .................................................................................33
5.3.4 版 图 面 积 缩 减 .............................................................................33
5.4 仿 真 结 果 .........................................................................................34
第 6 章 结 论 ............................................................................................37
6.1 工 作 内 容 和 成 果 ..............................................................................37
6.2 工 作 进 一 步 研 究 方 向 .......................................................................37
插 图 索 引 ..................................................................................................... I
表 格 索 引 .................................................................................................. III
参 考 文 献 ....................................................................................................V
致 谢 ....................................................................................................... VII
声 明 ........................................................................................................ IX
附 录 A 外 文 资 料 的 书 面 翻 译 ................................................................... XI
VI

第 1 章 引 言
1.1 半 导 体 存 储 器 发 展 综 述
半 导 体 存 储 器 是 现 代 电 子 系 统 中 不 可 或 缺 的 原 件 之 一 。 它 广 泛 应 用 于 个 人 电
脑 、 手 机 、 数 码 相 机 、 汽 车 电 子 、 网 络 设 备 等 各 种 领 域 。 半 导 体 存 储 器 可 以 分 为
两 大 类 , 易 失 性 的 和 非 易 失 性 的 , 易 失 表 示 存 储 的 数 据 断 电 即 丢 失 ( 比 如 SRAM、
DRAM), 而 且 非 易 失 表 示 数 据 在 断 电 后 仍 然 保 留 ( 比 如 FLASH) [1] 。
SRAM 是 静 态 随 机 存 储 器 , 它 是 现 在 市 场 上 所 有 半 导 体 存 储 器 中 速 度 最 快 的 ,
主 要 应 用 于 高 端 领 域 如 CPU 缓 存 。SRAM 的 存 储 单 元 一 般 为 6 管 (6T) 单 元 ,
所 以 面 积 大 、 成 本 高 、 集 成 度 低 , 这 限 制 了 SRAM 的 应 用 。 在 功 耗 方 面 ,SRAM
采 用 静 态 电 路 结 构 , 静 态 功 耗 很 低 。
DRAM 是 动 态 随 机 存 储 器 的 英 文 缩 写 , 它 利 用 电 容 存 储 电 荷 , 存 储 单 元
只 要 一 个 晶 体 管 , 所 以 密 度 高 、 容 量 大 、 成 本 低 。DRAM 的 缺 点 是 存 取 速 度 慢 ,
而 且 由 于 电 容 漏 电 需 要 不 断 给 电 容 充 电 以 保 持 数 据 , 这 个 操 作 称 为 刷 新 。 另 外 ,
DRAM 的 制 造 过 程 需 要 一 个 电 容 , 这 使 得 DRAM 工 艺 与 一 般 的 CMOS 数 字 工 艺
并 不 兼 容 , 因 此 如 果 进 行 嵌 入 式 应 用 需 要 改 进 工 艺 。SDRAM、DDR SDRAM、
DDR2 SDRAM 的 存 储 核 心 都 是 电 容 , 是 为 了 提 高 DRAM 的 速 度 , 从 DRAM 技
术 发 展 而 来 的 。DRAM 比 SRAM 慢 的 一 个 原 因 在 与 它 的 外 围 电 路 比 SRAM 的 外
围 电 路 复 杂 ( 例 如 DRAM 的 行 地 址 和 列 地 址 的 信 号 线 共 用 的 ), 导 致 从 地 址 信 号
出 现 到 选 中 相 应 的 存 储 单 元 的 时 间 比 SRAM 要 长 很 多 。SDRAM 表 示 同 步
(synchronous) 的 DRAM, 它 采 用 突 发 式 数 据 传 送 方 式 , 对 读 操 作 来 说 加 一 次 地
址 信 号 连 续 读 取 相 邻 的 4 个 字 节 的 数 据 , 这 样 后 3 个 字 节 读 取 得 时 候 不 用 改 变 地
址 信 号 , 因 此 速 度 很 快 , 可 以 与 系 统 时 钟 同 步 。 虽 然 SDRAM 可 以 与 系 统 时 钟 同
步 , 但 是 这 只 是 后 3 个 读 取 周 期 与 系 统 时 钟 同 步 , 当 地 址 信 号 改 变 的 时 候 读 取 速
度 仍 然 很 慢 。 写 操 作 与 读 类 似 。DDR SDRAM 表 示 双 倍 速 的 SDRAM, 在 SDRAM
的 基 础 上 对 时 钟 上 升 沿 和 下 降 沿 都 进 行 数 据 的 读 或 写 操 作 , 这 样 使 得 数 据 传 输 速
率 是 原 来 的 两 倍 。DDR2 SDRAM 是 DDR SDRAM 技 术 的 改 进 , 电 压 更 低 、 速 度
更 快 。
1

相 比 较 DRAM, 高 速 SRAM 也 有 一 种 新 技 术 4 倍 速 SRAM(QDR SRAM)。
QDR SRAM 在 DDR 双 倍 速 技 术 上 每 个 存 储 单 元 有 读 、 写 两 个 端 口 , 保 证 一 次 触
发 可 以 进 行 读 、 写 同 时 操 作 , 达 到 4 倍 速 的 效 果 。 这 种 技 术 在 读 写 比 接 近 时 效 果
十 分 明 显 。 需 要 注 意 的 是 对 于 高 速 的 SRAM, 动 态 功 耗 很 大 , 相 比 DRAM 在 功
耗 方 面 没 有 优 势 。 针 对 SRAM 面 积 大 成 本 高 的 缺 点 , 现 在 出 现 了 以 DRAM 存 储
单 元 为 核 ,SRAM 接 口 的 PSRAM(Pseudo SRAM), 它 较 传 统 的 6TSRAM 尺 寸
较 小 , 价 格 具 有 竞 争 力 , 但 是 速 度 比 SRAM 慢 。 另 外 ,SRAM 也 有 5 管 和 4 管 存
储 单 元 , 虽 然 面 积 减 小 但 是 由 于 需 要 改 进 工 艺 , 成 本 上 升 , 市 场 上 并 不 多 见 。
现 在 市 场 上 的 可 编 程 的 非 易 失 存 储 器 主 要 是 FLASH 闪 存 , 还 有 一 些
EEPROM 用 于 低 端 应 用 。FALSH 分 为 两 种 ,NAND 结 构 和 NOR 结 构 。NAND
结 构 的 存 储 单 元 面 积 小 、 容 量 很 大 , 市 场 上 大 容 量 的 FLASH 大 都 采 用 这 种 结 构 。
NOR 的 特 点 是 芯 片 内 执 行 (XIP, eXecute In Place), 这 样 应 用 程 序 可 以 直 接 在
FLASH 闪 存 内 运 行 , 不 必 再 把 代 码 读 到 系 统 RAM 中 , 可 以 作 为 嵌 入 式 应 用 , 但
是 NOR 存 储 容 量 小 。 对 这 两 种 FLASH 来 说 , 优 点 是 可 编 程 、 非 易 失 、 功 耗 也 不
大 , 读 取 速 度 跟 DRAM 在 一 个 量 级 上 , 几 十 个 纳 秒 (ns), 但 是 最 大 的 缺 点 是 擦
写 速 度 慢 , 在 毫 秒 (ms) 量 级 , 而 且 擦 写 次 数 受 到 限 制 , 大 概 在 十 万 到 百 万 次 。
现 在 新 兴 起 的 铁 电 存 储 器 (FRAM) 也 是 非 易 失 、 可 编 程 的 , 而 且 无 擦 写 限 制 ,
有 人 预 测 在 将 来 会 取 代 FLASH。
除 了 上 面 提 到 的 一 些 存 储 技 术 外 , 其 它 一 些 仍 处 于 不 同 发 展 阶 段 的 新 兴 存 储
技 术 也 在 孕 育 各 自 的 市 场 。 这 些 技 术 中 包 括 铁 电 存 储 器 (FRAM) 磁 阻 结 构 RAM
(MRAM)、 相 变 RAM(PRAM)、 纳 米 线 和 纳 米 管 设 计 以 及 分 子 存 储 。 其 中 ,
FRAM 已 经 量 产 ,FRAM 的 优 势 是 功 耗 很 低 、 读 写 速 度 快 ( 几 十 个 纳 秒 ns), 已
经 开 始 进 入 原 来 需 要 后 备 电 池 的 SRAM 领 域 。
1.2 嵌 入 式 SRAM IP 核 技 术
1.2.1 SOC 和 IP
随 着 半 导 体 产 业 进 入 超 深 亚 微 米 乃 至 纳 米 加 工 时 代 , 在 单 一 集 成 电 路 芯 片 上
就 可 以 实 现 一 个 复 杂 的 电 子 系 统 , 诸 如 手 机 芯 片 、 数 字 电 视 芯 片 、DVD 芯 片 等 。
SOC (System-On-Chip) 设 计 技 术 始 于 20 世 纪 90 年 代 中 期 , 随 着 半 导 体 工 艺 技 术
的 发 展 ,IC 设 计 者 能 够 将 愈 来 愈 复 杂 的 功 能 集 成 到 单 硅 片 上 ,SOC 正 是 在 集 成 电
路 向 集 成 系 统 转 变 的 大 方 向 下 产 生 的 , 是 集 成 电 路 发 展 的 必 然 趋 势 。
2

使 用 SOC 技 术 的 电 子 系 统 设 计 所 面 对 的 不 再 是 传 统 意 义 的 单 元 库 , 而 是 功 能
模 块 和 子 系 统 。 对 于 这 些 功 能 模 块 和 子 系 统 , 不 同 的 设 计 可 能 会 使 得 性 能 产 生 十
分 悬 殊 的 差 别 。 实 现 集 成 系 统 的 关 键 技 术 是 建 立 高 性 能 的 功 能 模 块 与 子 系 统 的
IP(Intellectual Property) 库 , 包 括 微 处 理 器 、 运 算 器 、 驱 动 器 、 放 大 器 和 存 储 器 等 ,
其 中 存 储 器 IP 模 块 在 数 据 存 储 、 数 据 传 输 和 数 据 交 换 等 各 种 系 统 中 都 是 必 不 可 少
的 , 是 集 成 系 统 中 的 重 要 组 成 部 分 。
设 计 再 利 用 是 建 立 在 IP 核 (IP Core) 基 础 上 的 ,IP 核 通 常 分 为 三 种 : 硬 核 (Hard
core)、 软 核 (Soft core) 和 固 核 (Firm core)。 硬 核 具 有 和 特 定 工 艺 相 联 系 的 物 理 版 图 ,
己 被 投 片 测 试 验 证 , 可 被 新 设 计 作 为 特 定 的 功 能 模 块 直 接 调 用 。 其 灵 活 性 最 低 ,
使 用 最 方 便 。 软 核 包 括 行 为 级 描 述 ( 门 级 VHDL 或 Verilog HDL 代 码 )、 电 路 网 表
等 , 用 于 功 能 仿 真 , 有 最 大 灵 活 性 , 用 户 可 以 自 主 决 定 电 路 布 局 布 线 及 工 艺 。 固
核 介 于 软 核 和 硬 核 之 间 , 通 常 以 RTL 代 码 和 对 应 具 体 工 艺 网 表 的 混 合 形 式 提 供 ,
可 根 据 用 户 要 求 进 行 修 改 , 允 许 用 户 重 新 确 定 关 键 的 性 能 参 数 [2] 。
1.2.2 嵌 入 式 SRAM
所 谓 嵌 入 式 SRAM 是 指 SRAM 电 路 与 逻 辑 电 路 集 成 到 一 块 芯 片 上 , 也 就 是
SRAM IP。 嵌 入 式 SRAM 能 极 大 地 提 高 了 系 统 的 性 能 , 主 要 优 点 在 于 :
• 降 低 系 统 开 销 , 标 准 化 的 SRAM 产 品 容 量 与 实 际 所 需 不 一 致 , 易 浪 费 芯
片 面 积 。
• 降 低 I/O 锁 存 与 驱 动 的 开 销 , 可 以 增 加 SRAM 与 逻 辑 电 路 之 间 的 带 宽 ,
加 大 数 据 交 换 量 。
• 没 有 接 口 传 输 线 特 性 的 影 响 , 加 快 了 读 写 时 间 及 提 高 了 可 靠 性 。
一 个 完 整 的 SRAM IP 核 应 包 括 在 SOC 开 发 流 程 的 各 个 阶 段 中 所 需 要 的
SRAM 的 各 种 模 型 , 这 些 模 型 包 括 行 为 级 、 逻 辑 级 、 电 路 级 、 版 图 级 模 型 、 时 序
模 型 以 及 测 试 模 型 。 同 时 ,SRAM IP 核 应 该 符 合 IP 核 的 有 关 接 口 标 准 , 便 于 嵌
入 各 种 应 用 系 统 [1] 。
1.2.3 SRAM IP 性 能 评 价 标 准
考 察 SRAM IP 核 的 性 能 主 要 从 速 度 、 功 耗 和 面 积 等 几 个 方 面 来 考 虑 [3]。
1) 速 度
SRAM 的 工 作 速 度 主 要 由 存 取 时 间 衡 量 , 由 于 SRAM 的 关 键 路 径 存 在 于 取 数
操 作 中 , 因 此 通 常 以 读 出 时 间 (Access Time) 为 速 度 标 准 。 在 同 步 SRAM 中 ,
3

Access Time 是 指 从 时 钟 有 效 沿 到 数 据 输 出 有 效 的 时 间 ; 异 步 SRAM 中 Access
Time 指 从 送 入 地 址 信 号 到 数 据 读 出 的 时 间 。 在 关 键 路 径 中 各 部 分 电 路 延 迟 时 间 不
同 , 其 主 要 延 时 存 在 于 译 码 器 和 位 线 上 , 这 两 部 分 电 路 的 延 迟 通 常 占 到 整 个 周 期
的 60%~70%。
2) 功 耗
在 电 池 供 电 的 应 用 领 域 中 , 降 低 功 耗 从 而 延 长 电 池 使 用 时 间 是 至 关 重 要 的 。
随 着 容 量 的 不 断 扩 大 , 存 储 器 在 整 个 系 统 中 所 占 的 功 耗 比 重 也 越 来 越 大 , 因 此 低
功 耗 是 SRAM 设 计 中 的 一 个 重 要 指 标 。
SRAM 中 功 耗 主 要 由 动 态 功 耗 和 静 态 功 耗 组 成 , 其 中 动 态 功 耗 所 占 比 例 较 大 ,
它 主 要 是 由 字 线 和 位 线 的 电 容 电 压 翻 转 引 起 的 , 可 用 下 式 近 似 表 示 :
P = Vdd ⋅C ⋅ f ⋅Δ V
(1-1)
active
L
其 中 ,Vdd 为 电 源 电 压 , C L
为 字 线 或 位 线 的 节 点 电 容 , f 为 工 作 频 率 , Δ V 为
电 压 摆 幅 。 因 此 在 SRAM 电 路 设 计 中 , 减 小 动 态 功 耗 的 方 法 主 要 采 用 降 低 电 源 电
压 、 减 小 字 线 和 位 线 的 电 压 摆 幅 和 减 小 字 线 位 线 电 容 。
电 路 中 静 态 功 耗 主 要 由 未 被 选 中 的 存 储 单 元 的 静 态 泄 漏 电 流 I
leak
产 生 , 对 于
容 量 m×n 的 存 储 阵 列 而 言 , 其 静 态 功 耗 约 为 Pstandby = m⋅n⋅Ileak ⋅ Vdd
。 在 深 亚 微 米
设 计 中 , 阈 值 电 压 的 降 低 导 致 了 电 流 I
leak
的 急 剧 增 大 , 因 此 在 大 容 量 的 SRAM 中 ,
这 一 部 分 的 功 耗 也 变 得 不 可 忽 视 。 目 前 降 低 SRAM 静 态 功 耗 的 方 法 主 要 采 用 双 阈
值 的 CMOS 工 艺 来 抑 制 静 态 泄 漏 电 流 。
3) 面 积
随 着 产 品 变 得 越 来 越 小 而 轻 , 芯 片 面 积 也 变 得 非 常 宝 贵 。 减 小 芯 片 尺 寸 不 仅
能 增 加 产 品 的 便 携 性 , 而 且 还 可 提 高 性 能 价 格 比 , 这 相 当 于 节 省 了 更 多 的 成 本 。
在 大 部 分 系 统 级 芯 片 (SOC) 设 计 中 , 嵌 入 式 SRAM 及 其 他 存 储 器 所 占 的 裸 片 面
积 高 达 50%。 根 据 半 导 体 工 业 协 会 (SIA) 的 报 告 , 到 2014 年 ,SIA 预 计 嵌 入 式
存 储 器 将 占 芯 片 面 积 的 90% 以 上 。 因 此 占 位 面 积 在 SRAM IP 核 设 计 中 是 非 常 关
键 的 一 个 因 素 , 电 路 设 计 中 对 尺 寸 进 行 优 化 显 得 尤 为 重 要 。
由 于 SRAM 中 的 存 储 阵 列 所 占 面 积 最 大 , 减 小 SRAM 面 积 的 最 主 要 方 法 在
于 减 小 存 储 单 元 的 面 积 。 目 前 有 很 多 技 术 用 来 减 小 存 储 单 元 面 积 , 一 是 进 行 工 艺
上 的 改 进 , 使 版 图 能 够 更 紧 凑 , 如 本 地 互 连 技 术 等 。 二 是 在 存 储 单 元 的 电 路 结 构
上 创 新 , 如 四 管 单 元 、 一 管 单 元 等 已 经 在 大 容 量 的 SRAM 中 得 到 应 用 。
4

1.3 本 论 文 的 意 义 及 主 要 工 作
1.3.1 论 文 的 背 景 和 意 义
静 态 存 储 器 SRAM IP 对 于 现 代 晶 园 厂 至 关 重 要 。 不 仅 它 是 晶 园 厂 技 术 成 熟 度
的 指 标 , 而 且 它 是 SoC 客 户 最 重 要 的 IP 之 一 。 高 质 量 、 面 积 小 、 性 能 优 的 静 态
存 储 器 IP 有 很 强 的 市 场 需 求 。 清 华 大 学 和 中 芯 国 际 (SMIC) 合 作 , 建 立 了 为 共
同 开 发 SRAM 编 译 器 的 项 目 。 其 中 由 SMIC 提 供 SRAM 电 路 和 版 图 , 清 华 负 责
做 编 译 器 。 我 和 吴 胜 一 起 参 与 此 项 目 的 工 作 。
之 前 , 我 们 的 课 题 组 做 SRAM 编 译 器 已 经 有 多 年 的 经 验 , 也 有 相 当 多 的 成 果
出 来 , 包 括 和 其 他 公 司 合 作 的 具 有 市 场 价 值 的 SRAM 编 译 器 产 品 。 我 们 这 次 给
SMIC 做 的 SRAM 编 译 器 , 在 继 承 前 人 工 作 的 基 础 上 , 着 重 对 编 译 器 的 设 计 方 法
学 进 行 了 研 究 和 实 践 。 另 外 对 SMIC 提 供 的 SRAM 电 路 和 版 图 进 行 了 修 改 , 以 满
足 速 度 和 面 积 等 性 能 要 求 。
1.3.2 论 文 的 主 要 工 作
本 论 文 的 工 作 主 要 有 两 部 分 , 一 部 分 是 SRAM 编 译 器 的 设 计 开 发 , 另 一 部 分
是 SRAM 电 路 和 版 图 的 修 改 和 测 试 。
第 一 部 分 工 作 首 先 是 研 究 我 们 课 题 组 以 前 师 兄 做 的 SRAM 编 译 器 , 学 习 编 译
器 的 设 计 原 理 和 代 码 实 现 方 法 。 然 后 针 对 SMIC 提 供 的 SRAM 版 图 , 进 行 子 单 元
的 划 分 和 提 取 。 继 承 和 利 用 以 前 师 兄 的 部 分 函 数 , 根 据 SMIC 的 SRAM 版 图 布 局 ,
提 出 版 图 拼 接 规 则 和 算 法 , 并 用 C 语 言 编 程 实 现 。 最 后 对 编 译 器 生 成 的 SRAM 进
行 测 试 , 和 全 定 制 的 SRAM 性 能 对 比 。
第 二 部 分 SRAM 电 路 和 版 图 修 改 和 测 试 部 分 , 由 于 SMIC 设 计 的 SRAM 电
路 和 版 图 在 功 能 和 性 能 上 都 有 缺 陷 , 因 此 我 对 他 们 的 SRAM 进 行 分 析 , 找 出 问 题
所 在 , 并 做 相 应 的 修 改 。 确 保 SMIC 需 要 的 各 种 尺 寸 SRAM 的 功 能 正 确 , 即 后 仿
通 过 , 并 且 面 积 较 小 。 另 外 还 进 行 后 仿 , 获 得 电 路 的 读 取 延 时 和 传 输 时 间 等 性 能 。
5

第 2 章 SRAM 编 译 器 设 计 方 法 学
2.1 规 整 电 路 的 编 译 思 想
SRAM 作 为 一 种 半 导 体 存 储 器 , 其 版 图 结 构 非 常 有 规 律 , 在 ASIC 的 设 计 中
经 常 作 为 一 个 宏 单 元 嵌 入 到 设 计 中 。 如 果 采 用 全 定 制 , 人 工 设 计 版 图 中 的 各 个 器
件 和 连 线 , 针 对 每 个 晶 体 管 进 行 电 路 参 数 和 版 图 参 数 的 优 化 , 这 样 的 确 可 以 得 到
最 佳 性 能 ( 包 括 速 度 、 功 耗 和 面 积 ), 但 是 设 计 周 期 长 , 设 计 成 本 高 。 因 而 针 对
SRAM 这 样 的 规 整 性 电 路 , 开 发 出 相 应 的 特 定 编 译 器 来 满 足 设 计 需 求 , 势 在 必 行 。
编 译 方 法 一 般 采 用 基 于 单 元 的 编 译 方 法 , 即 预 先 设 计 好 基 本 单 元 库 (leafcell), 然
后 编 译 器 根 据 目 标 性 能 调 用 这 些 单 元 库 , 自 动 生 成 相 应 的 版 图 。 规 整 电 路 编 译 器
的 基 本 单 元 是 特 定 于 编 译 器 的 使 用 , 与 标 准 单 元 不 同 的 是 : 一 般 单 元 逻 辑 功 能 比
标 准 单 元 复 杂 ; 单 元 版 图 形 式 没 有 严 格 的 要 求 , 只 要 符 合 编 译 要 求 即 可 ; 单 元 版
图 之 间 可 以 不 留 走 线 区 , 连 线 接 口 由 设 计 单 元 时 默 认 。
由 于 SRAM 是 SOC 设 计 中 最 重 要 和 最 常 用 的 一 种 IP 核 , 几 乎 所 有 IP 提 供 商
和 Foundry 厂 都 有 SRAM 编 译 器 供 客 户 使 用 , 如 ARM/Artisan,Viragelogic,Virtual
Silicon,MoSys 等 。 其 中 ARM/Artisan 是 十 分 成 功 的 Memory IP 提 供 商 。 他 们 的
Memory compiler 做 的 非 常 出 色 。
2.2 SRAM 编 译 器 的 设 计 流 程
首 先 , 我 们 要 弄 清 楚 我 们 现 有 的 资 源 有 哪 些 。 由 于 时 间 紧 任 务 重 , 要 在 短 短
的 两 三 个 月 内 完 成 一 个 符 合 要 求 的 SRAM 编 译 器 , 我 们 必 须 尽 可 能 的 利 用 手 头 上
已 经 有 的 资 源 , 也 就 是 以 前 师 兄 的 研 究 成 果 。 在 接 到 这 个 项 目 之 前 我 们 都 没 有 接
触 过 SRAM 编 译 器 , 因 此 我 们 要 做 的 第 一 件 事 就 是 全 面 研 究 实 验 室 师 兄 以 前 做 的
SRAM 编 译 器 。 通 过 阅 读 前 人 的 设 计 文 档 , 主 要 是 毕 业 论 文 , 以 及 一 些 参 考 资 料 ,
包 括 GDSII 流 文 件 格 式 的 资 料 和 论 文 , 对 照 着 以 前 师 兄 编 写 的 编 译 器 代 码 , 弄 明
白 了 以 前 师 兄 的 编 译 器 是 如 何 设 计 实 现 的 。
下 一 步 , 就 是 考 虑 在 已 有 的 编 译 器 基 础 上 , 如 何 尽 可 能 的 改 进 , 使 用 原 来 的
材 料 达 到 新 的 目 的 。 因 为 从 前 师 兄 的 编 译 器 是 适 用 于 他 们 自 己 的 电 路 和 版 图 库
的 , 对 于 SMIC 提 供 的 SRAM 版 图 , 我 们 要 做 的 是 设 计 出 一 个 新 的 编 译 算 法 , 来
7

生 成 符 合 我 们 这 个 项 目 需 求 的 版 图 。 我 们 研 究 师 兄 的 编 译 器 代 码 , 发 现 其 中 拼 接
算 法 调 用 的 大 部 分 函 数 , 也 就 是 涉 及 拼 接 细 节 的 函 数 我 们 都 是 可 以 重 用 的 , 而 这
些 函 数 是 对 GDSII 文 件 进 行 操 作 所 必 需 的 函 数 。 也 就 是 说 , 我 们 通 过 学 习 掌 握 了
实 现 编 译 器 拼 接 算 法 的 基 本 工 具 , 而 我 们 要 做 的 就 是 分 析 版 图 , 设 计 出 针 对 版 图
的 我 们 自 己 的 拼 接 算 法 。
然 后 要 做 的 就 是 分 析 版 图 。 通 过 分 析 版 图 中 会 随 容 量 发 生 变 化 的 模 块 , 以 及
不 随 容 量 发 生 变 化 的 模 块 。 找 出 随 容 量 变 化 的 模 块 的 最 小 单 位 , 进 行 模 块 划 分 。
模 块 划 分 时 需 要 考 虑 到 拼 接 的 便 利 , 另 外 尽 量 合 并 可 重 用 的 部 分 , 使 得 模 块 数 尽
可 能 少 。
模 块 划 分 完 成 后 , 我 们 要 做 的 是 设 计 版 图 的 拼 接 算 法 。 这 一 步 和 上 一 步 通 常
是 一 并 考 虑 的 , 即 划 分 模 块 时 就 要 考 虑 到 如 何 拼 接 。 具 体 拼 接 实 现 过 程 主 要 就 是
调 用 前 面 提 到 的 版 图 操 作 函 数 进 行 拼 接 。
编 译 器 产 生 网 表 的 算 法 比 较 简 单 , 所 不 同 的 是 版 图 拼 接 是 对 二 进 制 文 件 进 行
操 作 , 而 网 表 是 文 本 文 件 。 我 们 做 的 设 计 也 是 仿 照 以 前 师 兄 作 出 来 的 网 表 产 生 算
法 , 根 据 SMIC 的 电 路 设 计 出 相 应 的 网 表 程 序 。
2.3 SRAM 编 译 器 的 界 面
编 译 器 的 界 面 十 分 简 洁 明 了 , 如 图 2.1 所 示 , 是 Linux 下 的 命 令 行 形 式 界 面 。
编 译 器 输 入 命 令 包 含 一 些 参 数 , 下 面 分 别 介 绍 :
• i (Instance name) 指 定 SRAM IP 的 名 字
• w (Words) 指 定 SRAM IP 的 字 长
• b (Bits)
指 定 SRAM IP 的 位 宽
• o (Output Model) 指 定 输 出 文 件 类 型 , 根 据 用 户 需 求 , 可 以 生 成 版 图
GDSII、 网 表 、Synopsys 时 序 文 件 、Verilog 文 件 等 等
8

图 2.1 编 译 器 用 户 界 面
9

第 3 章 SRAM 版 图 拼 接 算 法
3.1 版 图 拼 接 算 法 的 程 序 实 现
3.1.1 GDSII 文 件 格 式
GDSII 文 件 是 版 图 普 遍 采 用 的 文 件 格 式 ,SRAM 编 译 器 在 对 版 图 进 行 拼 接 时 ,
实 际 上 是 对 GDSII 格 式 文 件 进 行 操 作 。 而 GDSII 文 件 是 一 种 二 进 制 流 格 式 (Stream
Format) 文 件 。 要 对 其 进 行 操 作 , 首 先 就 要 弄 清 楚 这 种 流 格 式 文 件 内 容 所 表 示 的
含 义 。
流 格 式 文 件 中 , 信 息 是 以 一 系 列 不 同 长 度 的 二 进 制 代 码 串 来 表 示 的 。 每 一 段
二 进 制 代 码 串 叫 做 一 个 数 据 表 (record), 所 有 的 数 据 表 首 尾 相 连 , 依 次 排 列 , 组
成 整 个 文 件 。 一 个 数 据 表 的 结 构 如 图 3.1 所 示 。 每 个 数 据 表 都 由 表 头 和 数 据 组 成 ,
表 头 的 长 度 固 定 为 4 字 节 (32 bits), 包 括 了 该 数 据 段 的 一 些 基 本 信 息 。 其 中 前 两
个 字 节 (16 bits) 是 二 进 制 整 数 , 表 示 整 个 数 据 段 的 长 度 是 多 少 字 节 。 第 三 个 字
节 表 示 该 数 据 表 类 型 , 也 就 是 该 段 数 据 表 的 内 容 是 什 么 。 最 后 一 个 字 节 表 示 数 据
表 中 存 放 的 数 据 类 型 , 根 据 数 据 表 类 型 的 不 同 , 数 据 类 型 可 以 有 两 字 节 整 型 、 四
字 节 整 型 、 四 字 节 实 型 、ASCII 码 字 符 串 等 七 种 类 型 。 表 头 之 后 的 内 容 就 是 数 据 ,
根 据 表 长 , 数 据 的 长 度 为 表 长 减 去 表 头 的 4 字 节 。 整 个 流 文 件 就 是 由 这 些 数 据 表
不 间 断 排 列 组 成 的 , 一 段 数 据 表 就 是 一 个 数 据 流 , 流 格 式 (Stream Format) 的 名
称 也 由 此 而 来 。
图 3.1 数 据 表 格 式
数 据 表 表 头 的 第 三 和 第 四 字 节 是 非 常 重 要 的 信 息 , 它 们 指 示 了 该 段 数 据 表 中
数 据 的 类 型 和 含 义 。 由 于 数 据 表 类 型 一 旦 确 定 , 其 相 应 的 数 据 类 型 也 就 固 定 了 ,
11

因 此 将 这 两 个 字 节 一 起 称 为 “ 关 键 字 ”。 表 3.1 给 出 了 GDSII 文 件 中 常 用 的 关 键 字
及 其 含 义 。
表 3.1 流 格 式 文 件 常 用 关 键 字
16 进 制 代 码 称 谓 含 义
0002 HEADER gds2 文 件 的 版 本 号
0102 BGNLIB 标 识 库 的 起 始 位 置 , 并 记 录 最 后 修 改 文 件 的 时 间
0206 LIBNAME 库 的 名 称
0305 UNITS 单 位 长 度
0400 ENDLIB 标 识 库 的 结 束
0502 BGNSTR 标 识 一 个 结 构 体 的 开 始 和 最 后 修 改 文 件 的 时 间
0606 STRNAME 结 构 体 名 称
0700 ENDSTR 标 识 一 个 结 构 体 的 结 束
0A00 SREF 标 识 一 个 结 构 体 索 引 元 素 数 据 的 开 始
1206 SNAME 结 构 体 索 引 元 素 的 名 称
1100 ENDEL 标 识 一 个 元 素 数 据 的 结 束
0B00 AREF 标 识 一 个 阵 列 索 引 元 素 的 开 始
1302 COLROW 阵 列 中 的 行 数 和 列 数
0800 BOUND 标 识 一 个 封 闭 图 形 元 素 的 开 始
1003 XY X,Y 坐 标 , 为 单 位 长 度 的 整 数 倍
版 图 可 以 是 层 次 化 的 结 构 , 最 底 层 的 一 些 元 素 组 成 一 个 模 块 , 该 模 块 与 其 他
模 块 和 元 素 组 成 更 高 一 层 的 模 块 , 如 此 直 到 TOP 层 。GDSII 文 件 忠 实 的 反 映 了 这
种 层 次 化 结 构 , 利 用 的 正 是 关 键 字 。
在 GDSII 文 件 中 , 结 构 体 (Structure) 表 示 的 就 是 一 个 模 块 。 正 如 版 图 中 模
块 由 元 素 组 成 一 样 ,GDSII 文 件 里 的 结 构 体 也 是 由 元 素 (Element) 组 成 。 这 里 的
元 素 可 以 是 矩 形 、 文 本 、 多 边 形 、 或 者 是 一 个 结 构 体 索 引 , 并 且 包 括 描 述 这 个 元
素 的 必 要 信 息 , 例 如 对 于 矩 形 来 说 , 其 层 号 和 坐 标 就 是 必 要 的 描 述 信 息 。 实 际 上
GDSII 文 件 对 某 种 元 素 其 所 需 要 的 描 述 信 息 及 格 式 都 有 严 格 的 规 定 。 注 意 到 元 素
可 以 是 一 个 结 构 体 索 引 , 版 图 中 模 块 的 嵌 套 在 GDSII 文 件 中 的 实 现 方 式 就 很 明 确
了 。 在 一 个 结 构 体 A 中 , 引 用 两 个 结 构 体 B 和 C 作 为 两 个 索 引 元 素 , 那 么 就 实
12

现 了 A 是 包 含 B 和 C 的 更 高 一 层 结 构 体 。 前 面 所 说 的 索 引 , 实 际 上 就 是 结 构 体
的 名 字 。 为 了 便 于 清 晰 理 解 , 把 流 格 式 文 件 写 成 图 3.2 所 示 的 层 次 化 结 构 。
1
2
3
4
5
6
7
8
9
10
11
12
… …
… …
… … …
… … …
… … …
… … … …
… … …
… … …
… … … …
… … …
… … …
… … …
1
2
3
4
5
6
7
8
9
10
11
12
……
… …
… … …
… … ’A’…
… … …
… … … ’B’…
………
… … …
… … … ’C’…
………
… … …
… … …
图 3.2 流 文 件 基 本 结 构 示 意 图
从 图 中 可 以 看 出 来 , 关 键 字 将 流 文 件 非 常 清 晰 的 标 注 成 了 一 层 一 层 嵌 套 的 结
构 。 首 先 , 关 键 字 0102 表 示 一 个 库 (LIB) 的 开 始 , 与 末 尾 的 关 键 字 0400 相 对
应 , 好 比 一 个 括 号 的 两 端 , 中 间 的 内 容 就 是 这 个 库 的 内 容 。 关 键 字 0206 表 示 库
的 名 称 。 在 库 中 , 结 构 体 开 始 标 识 是 0502 这 个 关 键 字 , 与 之 对 应 的 是 倒 数 第 二
行 的 0700 关 键 字 , 表 示 结 构 体 的 结 束 。 在 这 个 结 构 体 中 ,0606 关 键 字 表 示 结 构
体 的 名 称 信 息 , 我 们 假 设 它 叫 “A”。0A00 表 示 一 个 结 构 体 元 素 被 引 用 ,1206 表
示 被 引 用 的 结 构 体 的 名 称 , 假 设 它 叫 “B”;0B00 表 示 一 个 结 构 体 阵 列 元 素 被 引
用 , 同 样 1206 表 示 它 的 名 称 信 息 , 假 设 它 叫 “C”。 注 意 每 个 元 素 都 有 相 应 的 关
键 字 1100 表 示 该 元 素 的 结 束 。 该 段 文 件 就 表 示 了 结 构 体 B 和 结 构 体 C 被 结 构 体
A 调 用 , 其 中 C 还 组 成 了 阵 列 ,A 是 B 和 C 的 上 一 层 。
具 体 调 用 结 构 体 时 , 只 有 确 定 了 被 引 用 结 构 体 的 名 称 、 坐 标 、 以 及 方 向 后 ,
该 结 构 体 元 素 才 能 在 引 用 它 的 结 构 体 中 准 确 定 位 。 对 于 坐 标 , 是 指 被 调 用 结 构 体
B 的 原 点 落 在 当 前 结 构 体 A 中 的 坐 标 , 即 X 和 Y 方 向 的 位 移 量 。 方 向 包 括 该 结
构 体 是 否 镜 像 或 旋 转 的 信 息 。 对 于 结 构 体 组 成 的 阵 列 元 素 , 还 必 须 有 阵 列 的 行 数
和 列 数 信 息 。 这 些 信 息 都 由 关 键 字 作 标 识 , 以 二 进 制 方 式 给 出 。
13

3.1.2 C 语 言 编 程 实 现
弄 清 楚 GDSII 文 件 的 格 式 以 及 创 建 规 则 之 后 , 用 C 语 言 来 实 现 就 比 较 简 单 了 。
主 要 应 用 到 C 语 言 中 对 二 进 制 文 本 文 件 的 读 写 操 作 函 数 和 一 些 二 进 制 数 的 转 换 函
数 。 例 如 写 入 一 个 结 构 体 的 开 始 关 键 字 , 就 是 用 C 语 言 往 文 件 中 写 二 进 制 的
“0502”, 具 体 实 现 语 句 如 下 :
buffer[0]=0x05;
buffer[1]=0x02;
fwrite(buffer,2,1,gds_fp);
函 数 名
GDS_GetModeTime()
表 3.2 编 译 器 版 图 操 作 相 关 函 数 表
功 能
获 取 系 统 当 前 时 间
Write_Gds_Header(gds_fp,version,libname,unit)
CreateStructure(gds_fp,Structure_Name)
Add_Element(gds_fp,Element_Name,ListX,ListY,Ori
ent)
Add_Array_Element(gds_fp,Element_Name,Num_Col,N
um_Row,Origin_X,Origin_Y,Bndry_X, Bndry_Y,
Space_X,Space_Y,Orient)
Add_Boundary(FILE *gds_fp,double left,double
right,double bottom,double up,int layer_num)
FinishStructure(gds_fp)
FinishGds(gds_fp)
Write_Two_Byte_Interger(fp,int_2)
read_ascii_string(fp,asc_string,stringlen)
Write_Ascii_String(fp,asc_string,stringlen)
Write_ListXY(fp,ListX,ListY)
AttachName(NameReturn,Name1,Name2)
写 入 GDS 文 件 的 头 部 分
创 建 结 构 体
添 加 元 素
添 加 阵 列
具 有 画 线 , 画 矩 形 等 功 能
完 成 结 构 体
表 示 库 结 束
在 fp 文 件 中 写 入 一 个 整 型 数
int_2
在 fp 文 件 中 读 出 长 度 为
stringlen 的 字 符 串
asc_string
在 fp 文 件 中 写 入 长 度 为
stringlen 的 字 符 串
asc_string, 字 符 串 长 度
stringlen
写 入 坐 标
将 字 符 串 name2 接 在 name1 后
面 , 存 储 在 NameReturn 中
14

如 果 要 写 入 整 数 或 者 浮 点 数 , 也 是 利 用 整 数 或 浮 点 数 的 二 进 制 表 示 规 则 , 先
将 它 们 转 换 为 二 进 制 形 式 , 然 后 写 入 到 文 件 中 。 我 们 的 编 译 器 已 经 用 C 语 言 实 现
的 与 版 图 相 关 的 函 数 功 能 见 表 3.2。
3.2 单 口 SRAM 模 块 划 分
拼 接 时 是 基 于 铺 地 砖 的 方 式 , 需 要 素 材 也 就 是 子 模 块 。 因 此 我 们 将 SMIC 提
供 的 单 口 SRAM 版 图 进 行 分 析 , 并 按 照 其 规 整 电 路 的 规 律 划 分 了 模 块 。 划 分 后 的
结 构 图 和 原 版 图 如 图 3.3 所 示 。
图 3.3 单 口 SRAM 版 图 及 模 块 划 分
从 版 图 中 也 可 以 看 出 , 单 口 SRAM 各 模 块 之 间 区 分 还 是 比 较 明 显 的 。 左 边 一
个 大 块 是 行 译 码 器 (Decoder) 模 块 , 由 两 级 译 码 器 组 成 。 由 于 SMIC 设 计 时 整 个
电 路 的 版 图 基 本 上 是 由 标 准 单 元 (Standard Cell) 搭 成 的 , 因 此 面 积 非 常 大 。 译 码
15

器 下 方 的 是 控 制 模 块 (Control), 负 责 产 生 一 些 时 序 信 号 , 控 制 存 储 器 的 工 作 状
态 。 控 制 模 块 比 较 简 单 , 因 此 即 使 是 用 标 准 单 元 搭 的 , 其 面 积 相 比 译 码 器 还 是 小
了 很 多 。 右 上 是 存 储 器 的 输 入 模 块 , 包 括 输 入 缓 冲 电 路 和 位 线 预 冲 电 路 。 右 边 中
间 就 是 存 储 器 的 核 心 , 存 储 阵 列 模 块 。 存 储 器 采 用 的 位 单 元 (bitcell) 是 SMIC
提 供 的 标 准 65nm 低 泄 漏 工 艺 位 单 元 , 根 据 特 定 的 规 则 放 置 成 阵 列 。 右 下 对 应 的
是 输 出 模 块 , 包 括 了 灵 敏 放 大 器 、 输 出 锁 存 器 以 及 缓 冲 器 。
SRAM 模 块 划 分 如 上 所 示 , 基 本 是 根 据 功 能 和 位 置 进 行 划 分 的 。 但 是 对 于 我
们 SRAM 编 译 器 来 说 , 为 了 拼 接 方 便 , 拼 接 子 单 元 (Leafcell) 的 划 分 是 在 模 块
划 分 的 基 础 上 进 行 了 一 些 调 整 和 变 化 。SMIC 提 供 的 单 口 SRAM 有 一 个 非 常 显 著
的 特 点 , 其 输 入 模 块 、 存 储 器 阵 列 和 输 出 模 块 的 宽 度 是 相 等 的 。 并 且 SRAM 的 字
线 宽 度 固 定 为 128, 也 就 是 说 存 储 器 阵 列 的 高 度 可 以 不 变 , 只 需 要 改 变 宽 度 就 行 。
这 就 为 我 们 的 子 单 元 划 分 带 来 了 方 便 , 我 们 可 以 将 输 入 、 存 储 阵 列 、 输 出 模 块 三
者 合 并 作 为 一 个 拼 接 子 单 元 。 根 据 拼 接 要 求 , 单 口 SRAM 的 位 线 宽 度 是 从 2 到
80, 以 2 为 单 位 递 增 , 因 此 一 个 拼 接 子 单 元 对 应 的 也 就 是 2 位 , 字 线 宽 度 不 变 ,
是 128。 该 模 块 称 为 array128_2。 字 线 宽 度 固 定 , 行 译 码 器 也 无 需 改 变 , 这 也 是
单 口 SRAM 编 译 器 一 个 很 方 便 的 地 方 。 将 行 译 码 器 和 下 面 的 时 钟 控 制 模 块 合 并 作
为 一 个 拼 接 子 单 元 , 称 为 decoder_clk_ctr。 需 要 注 意 的 是 , 这 种 划 分 方 式 由 SMIC
要 求 的 SRAM 特 殊 性 决 定 的 , 对 于 一 般 通 用 的 SRAM, 字 线 肯 定 是 会 变 的 , 这 时
就 要 求 采 用 其 他 的 方 式 实 现 模 块 的 划 分 和 拼 接 。 由 于 版 图 上 输 入 输 出 部 分 接 口 对
于 奇 数 号 的 位 线 和 偶 数 号 的 位 线 是 不 同 的 , 因 此 划 分 成 两 种 子 单 元 。 输 入 部 分 还
要 考 虑 到 最 后 一 位 的 输 入 是 与 前 面 其 他 位 版 图 结 构 不 同 的 , 也 要 单 独 划 分 一 个 子
单 元 。 这 些 输 入 输 出 接 口 版 图 子 单 元 分 别 命 名 为 input1、input2、input3、output1、
output2。 对 于 电 源 环 , 我 们 也 根 据 该 SRAM 版 图 的 特 点 将 其 拆 解 划 分 成 能 够 拼 接
的 子 单 元 。 另 外 还 可 以 采 用 另 外 一 种 方 式 实 现 , 在 后 面 版 图 拼 接 算 法 中 会 提 到 。
3.3 整 体 版 图 的 拼 接
整 体 版 图 的 拼 接 思 路 依 然 是 铺 地 砖 的 方 式 , 分 模 块 完 成 拼 接 。 事 实 上 根 据 我
们 对 原 电 路 的 子 模 块 划 分 方 案 , 版 图 的 拼 接 算 法 已 经 很 清 楚 了 。 只 是 有 些 细 节 的
版 图 拼 接 需 要 一 些 小 的 算 法 技 巧 。
首 先 是 与 容 量 无 关 的 模 块 的 摆 放 , 包 括 译 码 器 和 控 制 模 块 在 内 的 一 整 个 子 单
元 被 放 置 在 坐 标 原 点 处 。 对 于 单 口 SRAM 来 说 , 任 何 容 量 的 版 图 这 一 部 分 都 是 不
16

会 变 化 的 。 然 后 放 置 输 入 、 阵 列 、 输 出 部 分 作 为 一 个 整 体 的 array128_2 子 模 块 ,
需 要 根 据 用 户 输 入 的 SRAM 位 宽 , 计 算 需 要 的 模 块 个 数 。 该 子 模 块 的 拼 接 规 则 是
y 坐 标 不 变 ,x 坐 标 有 规 律 的 增 加 , 实 现 从 左 到 右 的 拼 接 。 需 要 注 意 的 是 该 子 模
块 在 版 图 中 有 一 个 Y 轴 镜 像 的 拼 接 方 式 , 也 就 是 说 它 是 一 个 正 常 放 置 和 一 个 Y 轴
镜 像 交 替 排 列 的 。 在 拼 接 计 算 时 需 要 考 虑 这 一 点 。 然 后 是 输 入 输 出 接 口 的 拼 接 ,
两 种 接 口 是 交 替 放 置 的 , 实 现 和 原 版 图 的 一 致 性 。 最 右 边 的 输 入 接 口 还 有 一 定 的
特 殊 性 , 设 计 算 法 的 时 候 要 考 虑 到 这 一 点 。 最 后 拼 接 的 是 电 源 环 (Power Ring),
由 于 不 同 尺 寸 的 SRAM 其 边 界 长 度 是 不 一 致 的 , 因 此 不 能 将 电 源 环 整 体 作 为 一 个
子 模 块 来 进 行 拼 接 。 我 们 考 虑 了 两 种 实 现 方 式 , 第 一 种 也 是 最 先 实 现 的 , 同 样 考
虑 到 单 口 SRAM 的 规 律 , 其 高 度 是 不 变 的 , 变 化 的 只 是 由 位 宽 改 变 带 来 的 宽 度 变
化 。 因 此 我 们 将 Y 方 向 固 定 高 度 的 电 源 环 的 一 边 作 为 一 整 个 模 块 , 而 X 方 向 的 电
源 环 拆 成 一 个 个 很 短 的 子 模 块 , 其 宽 度 与 版 图 随 尺 寸 变 化 所 增 加 宽 度 的 步 长 一
致 , 拼 接 时 按 照 位 宽 来 计 算 需 要 多 少 个 子 模 块 进 行 连 接 。 第 二 种 实 现 电 源 环 的 方
法 是 利 用 我 们 后 来 新 开 发 的 函 数 Add_Boundary(), 该 函 数 可 以 实 现 画 矩 形 的 功 能 ,
只 需 输 入 层 号 和 矩 形 四 条 边 的 坐 标 。 根 据 容 量 计 算 好 版 图 的 尺 寸 以 后 , 可 以 直 接
画 出 电 源 环 。 最 后 是 各 个 输 入 输 出 接 口 的 Label 添 加 , 为 了 使 LVS 正 确 以 及 IP
核 能 嵌 入 到 其 他 系 统 中 使 用 , 这 一 步 骤 是 必 须 的 。 这 些 Label 的 位 置 也 可 以 根 据
原 版 图 的 坐 标 计 算 得 到 。 至 此 , 整 个 版 图 的 拼 接 算 法 完 成 , 拼 接 出 来 的 版 图 和 全
定 制 版 图 应 该 是 一 样 的 。
版 图 拼 接 算 法 的 流 程 图 如 下 :
17

开 始
导 入 子 单 元
译 码 器 模 块 放 置
创 建 结 构 体
阵 列 拼 接
各 子 模 块 拼 接
IO 接 口 拼 接
电 源 环 模 块 拼 接
顶 层 模 块 创 建 组 装
顶 层 Label 标 记
结 束 结 构 体
完 成
图 3.4 版 图 拼 接 算 法 流 程 图
18

第 4 章 SRAM 编 译 器 网 表 自 动 生 成
4.1 网 表 自 动 生 成 算 法
SRAM 编 译 器 提 供 SPICE 网 表 (Netlist) 模 型 的 主 要 目 的 是 用 来 对 版 图 进 行
LVS 验 证 。 注 意 这 里 所 说 的 LVS 验 证 并 不 是 指 将 编 译 器 生 成 的 SRAM 版 图 与
SPICE 网 表 相 比 较 做 LVS, 编 译 器 所 提 供 的 硬 核 本 身 应 该 具 有 正 确 性 和 可 靠 性 ,
SRAM 版 图 的 设 计 规 则 检 查 和 LVS 验 证 应 在 版 图 设 计 过 程 中 进 行 , 因 此 最 后 提 交
给 用 户 的 版 图 文 件 一 定 是 正 确 无 误 的 。 提 供 SPICE 网 表 的 目 的 是 针 对 系 统 进 行 验
证 来 使 用 的 , 当 用 户 将 得 到 的 SRAM IP 核 嵌 入 到 一 个 系 统 中 时 , 如 果 要 进 行 全
局 的 LVS 验 证 版 图 的 逻 辑 正 确 性 , 必 须 得 到 SRAM 相 应 的 管 级 SPICE 网 表 才 能
进 行 。
SPICE 网 表 也 支 持 层 次 化 结 构 , 可 以 由 底 层 的 模 块 相 互 连 接 形 成 高 一 层 模 块 。
因 此 网 表 自 动 生 成 算 法 的 思 路 也 和 层 次 化 版 图 拼 接 类 似 。 在 SPICE 网 表 中 子 电 路
的 表 示 格 式 为 :
.SUBCKT subname n1
.ENDS subname
其 中 subname 为 子 电 路 名 称 ,n1 为 子 电 路 的 外 部 端 口 名 称 ,param
为 内 部 定 义 的 常 量 , 多 数 定 义 为 子 电 路 中 晶 体 管 的 尺 寸 , 在 子 电 路 调 用 时 可 对 它
们 进 行 赋 值 。
在 高 一 层 模 块 中 , 如 要 调 用 该 子 电 路 , 其 形 式 为 :
Xyyy m1 subname
其 中 Xyyy 是 分 配 给 该 子 电 路 的 例 元 名 称 , 固 定 以 X 为 首 字 母 。m1 为 被 调 用 的 子 电 路 在 高 层 电 路 网 表 中 分 配 的 结 点 号 , 结 点 名 称 无 需 和 子 电
路 定 义 时 的 端 口 名 称 一 样 , 但 端 口 数 和 端 口 顺 序 务 必 保 持 一 致 。param 同 样 是 用
于 赋 值 的 常 量 。
SPICE 网 表 格 式 中 , 同 一 层 的 子 电 路 之 间 的 相 互 连 接 通 过 分 配 同 名 端 口 来 实
现 。 如 图 4.1 所 示 , 模 块 C 由 两 个 子 电 路 A 和 B 组 成 , 其 中 A 的 输 入 端 口 Ain
19

作 为 模 块 C 的 输 入 端 ,B 的 输 出 端 口 Bout 作 为 模 块 C 的 输 出 端 ,A 和 B 之 间 由
两 个 端 口 相 连 。
C
Pa1
Pb1
Cin
A
Ain Bout Cout
B
Pa2
Pb2
图 4.1 子 电 路 端 口 连 接 范 例
那 么 在 SPICE 网 表 表 示 中 , 需 要 给 相 互 连 接 的 端 口 分 配 同 一 个 名 字 。 其 SPICE
网 表 范 例 如 下 :
.SUBCKT A Ain Pa1 Pa2
…
.ENDS A
.SUBCKT B Pb1 Pb2 Bout
…
.ENDS B
.SUBCKT C Cin Cout
X1 Cin Pc1 Pc2 A
X2 Pc1 Pc2 Cout B
.ENDS C
可 以 看 出 , 在 模 块 C 中 调 用 了 A 和 B 两 个 模 块 , 并 为 他 们 之 间 的 连 接 分 配 了
公 共 结 点 Pc1 和 Pc2。 同 样 A 和 C 的 公 共 结 点 、B 和 C 的 公 共 结 点 也 统 一 用 C 的
端 口 名 来 实 现 连 接 。
明 确 了 子 模 块 调 用 方 式 后 , 网 表 生 成 算 法 也 可 以 设 计 出 来 。 其 实 现 步 骤 如 下 :
20

1) 库 文 件 的 制 作 , 将 原 始 电 路 导 出 网 表 , 用 文 本 编 辑 器 编 辑 , 留 下 需 要 复 用
的 子 电 路 , 去 除 随 尺 寸 变 化 的 子 电 路 模 块 , 做 成 库 文 件 NETLISTLIB。
2) 生 成 新 的 Netlist 文 件 *.sp, 将 全 部 子 电 路 的 网 表 从 库 文 件 拷 贝 到 新 的 文 件
中 。
3) 生 成 较 高 层 电 路 模 块 的 名 称 和 外 部 端 口 号 。
4) 按 照 前 面 所 描 述 的 调 用 格 式 加 入 被 调 用 的 子 电 路 模 块 , 用 程 序 自 动 生 成 网
表 模 块 中 的 内 部 节 点 , 完 成 连 接 。
5) 重 复 步 骤 3 和 4, 直 到 顶 层 模 块 建 立 完 成 。
4.2 电 路 结 构
根 据 SPICE 网 表 的 格 式 , 电 路 也 是 从 顶 层 到 底 层 分 模 块 层 层 调 用 的 。 因 此 与
版 图 拼 接 类 似 , 对 于 电 路 也 需 要 做 子 模 块 的 划 分 。 与 版 图 不 同 , 电 路 的 子 模 块 之
间 的 连 接 是 通 过 连 线 来 实 现 的 , 而 版 图 子 模 块 的 连 接 是 通 过 边 界 对 正 从 而 自 动 走
线 来 实 现 的 。 这 样 , 编 译 器 仍 需 要 一 个 网 表 子 单 元 库 文 件 , 这 个 库 文 件 包 括 所 有
的 底 层 电 路 , 即 编 译 容 量 发 生 变 化 的 时 候 端 口 不 发 生 变 化 的 子 电 路 。 对 于 一 个 实
际 的 设 计 过 程 , 电 路 子 模 块 和 版 图 子 模 块 的 层 次 对 应 关 系 可 能 是 不 完 全 一 样 的 。
这 是 因 为 电 路 子 模 块 是 为 了 使 电 路 易 于 描 述 而 划 分 的 , 这 个 划 分 一 般 是 跟 功 能 相
关 的 。 而 设 计 版 图 的 时 候 , 需 要 考 虑 到 版 图 的 整 体 布 局 和 面 积 最 省 , 所 以 版 图 的
层 次 和 电 路 的 层 次 会 有 所 不 同 , 版 图 更 多 的 时 候 是 从 布 局 上 易 于 连 接 来 考 虑 划
分 。 下 面 介 绍 针 对 SMIC 单 口 SRAM 电 路 的 子 模 块 划 分 。
由 于 单 口 的 SRAM 容 量 范 围 为 128×2 至 128×80, 其 字 线 宽 度 是 不 变 的 ,
这 就 意 味 着 行 译 码 器 模 块 的 整 体 电 路 可 以 保 持 不 变 , 而 需 要 变 化 的 部 分 主 要 是 和
位 线 相 关 的 , 也 就 是 包 括 输 入 输 出 模 块 和 存 储 器 位 单 元 在 内 的 阵 列 模 块 。 实 际 上
在 设 计 电 路 时 已 经 考 虑 到 这 一 点 , 为 了 设 计 方 便 , 将 128×2 的 阵 列 , 包 括 输 入
输 出 模 块 单 独 设 为 一 个 子 电 路 称 为 array128_2, 设 计 其 他 尺 寸 SRAM 的 阵 列 结 构
时 , 调 用 整 数 个 array128_2 模 块 就 可 以 了 。 该 部 分 子 模 块 的 个 数 由 需 要 编 译 的
SRAM 位 数 决 定 , 因 此 是 需 要 编 程 的 一 个 单 元 。 因 此 阵 列 部 分 的 电 路 结 构 如 图 4.2
所 示 。
21

array128_x
图 4.2 阵 列 结 构 的 构 成
顶 层 电 路 由 阵 列 结 构 以 及 其 他 一 些 不 会 随 容 量 变 化 的 电 路 结 构 组 成 。 如 图 4.3
所 示 :
22

CENcontrol
WENcontrol
decoder7_128full
array128_x
图 4.3 顶 层 电 路 构 成
其 中 CENcontrol 模 块 是 控 制 时 钟 产 生 单 元 , 其 作 用 在 电 路 中 主 要 是 片 选 , 当
CEN 输 入 为 低 电 平 时 有 效 , 整 个 电 路 正 常 工 作 。WENcontrol 模 块 作 用 是 产 生 读
写 信 号 , 控 制 SRAM 的 读 和 写 时 序 。decoder7_128full 包 括 了 整 个 7-128 行 译 码
器 , 该 行 译 码 器 内 部 实 际 上 还 有 几 层 电 路 结 构 , 但 是 考 虑 到 单 口 SRAM 的 特 殊 性 ,
只 需 要 整 个 decoder 模 块 就 够 了 。 这 三 个 子 电 路 模 块 都 是 固 定 不 变 的 , 因 而 做 成
库 直 接 写 入 到 生 成 的 Netlist 中 。array128_x 就 是 前 面 所 述 的 会 随 尺 寸 变 化 而 改 变
的 模 块 。 它 的 组 成 单 元 array128_2 模 块 作 为 子 单 元 放 入 库 中 。
4.3 程 序 设 计
网 表 拼 接 算 法 的 程 序 设 计 比 较 简 单 , 和 版 图 拼 接 程 序 类 似 , 完 成 整 个 网 表 编
译 有 以 下 几 个 步 骤 :
23

1) 生 成 表 头 文 件
一 个 网 表 的 开 头 往 往 有 一 些 表 头 注 释 信 息 , 包 括 库 名 称 、 顶 层 cell 名 、 创 建
日 期 等 等 。
2) 插 入 库 单 元 电 路
编 译 器 程 序 把 Netlist 库 中 所 有 的 子 电 路 复 制 到 目 标 网 表 中 。
3) 编 译 生 成 array128_x 子 电 路
根 据 网 表 算 法 , 生 成 子 电 路 的 端 口 和 内 部 调 用 各 模 块 的 端 口 , 需 要 注 意 内 部
各 模 块 之 间 的 连 接 关 系 。
4) 编 译 生 成 顶 层 电 路 SP128_x
生 成 顶 层 电 路 算 法 类 似 , 根 据 编 译 容 量 , 配 置 顶 层 电 路 的 接 口 信 息 。
模 型 的 基 本 框 架 如 图 2.1 所 示 :
开 始
写 入 表 头 信 息
读 入 库 文 件
编 译 生 成
array128_x 电 路
编 译 生 成 顶 层
SP128_x 电 路
完 成
图 4.4 网 表 编 译 流 程 图
24

第 5 章 单 口 SRAM 电 路 研 究
5.1 SRAM 电 路 结 构
5.1.1 单 口 SRAM 电 路 总 体 结 构
SMIC 设 计 的 单 口 SRAM 采 用 标 准 的 SRAM 结 构 , 由 于 其 容 量 较 小 , 电 路 结
构 也 非 常 简 单 , 采 用 单 阵 列 结 构 。 如 图 5.1 所 示 :
位 线 预 冲 及 输 入
行 预
译 码
行 主
译 码
存 储 阵 列
灵 敏 放 大 器
时 钟 控 制
缓 冲 输 出
图 5.1 单 口 SRAM 电 路 结 构 图
电 路 主 要 由 存 储 阵 列 、 行 预 译 码 、 行 主 译 码 、 时 钟 控 制 、 灵 敏 放 大 器 和 输 入
输 出 等 模 块 组 成 。SMIC 这 个 电 路 一 个 比 较 显 著 的 特 点 是 它 没 有 列 选 , 其 原 因 是
SRAM 的 位 线 范 围 很 小 , 同 时 说 明 了 这 是 一 个 非 常 简 单 的 设 计 。
5.1.2 存 储 单 元 电 路
存 储 单 元 阵 列 是 SRAM 的 主 要 组 成 部 分 , 存 储 单 元 的 设 计 优 良 直 接 影 响
SRAM 的 面 积 , 功 耗 , 速 度 和 可 靠 性 等 诸 多 技 术 指 标 。 现 在 工 业 界 的 SRAM 多 采
用 标 准 六 管 单 元 结 构 。 因 为 这 种 结 构 具 有 静 态 功 耗 小 、 较 大 的 噪 声 容 限 和 更 适 合
25

低 电 压 操 作 等 诸 多 优 点 。 一 个 SRAM 的 存 储 单 元 (Bitcell) 与 工 艺 密 切 相 关 且 主
要 由 各 工 艺 厂 商 提 供 ,SMIC 作 为 半 导 体 制 造 公 司 , 提 供 了 我 们 标 准 的 65nm 工
艺 SRAM 存 储 单 元 。 其 电 路 和 版 图 如 图 5.2 所 示 , 位 单 元 面 积 为 0.525μm 2 。
图 5.2 单 口 SRAM 存 储 单 元 电 路 版 图
5.1.3 行 译 码 器 电 路
行 译 码 器 由 两 级 电 路 组 成 , 预 译 码 和 主 译 码 。 采 用 两 级 译 码 结 构 能 有 效 的 减
小 版 图 面 积 并 提 高 速 度 。 由 于 版 图 字 线 数 是 128, 因 此 地 址 需 要 7-128 的 译 码 器 ,
分 为 两 级 , 第 一 级 预 译 码 采 用 两 个 2-4 译 码 器 和 一 个 3-8 译 码 器 , 译 码 器 均 采 用
最 基 本 的 与 非 门 和 非 门 结 构 , 例 如 一 个 2-4 预 译 码 器 电 路 如 5.3 所 示 :
图 5.3 2-4 行 预 译 码 器 电 路
26

主 译 码 器 同 样 采 用 统 一 的 静 态 三 输 入 与 非 门 电 路 , 功 耗 低 速 度 快 。 其 输 出 连
接 到 一 个 寄 存 器 输 入 端 , 实 现 字 线 的 时 钟 同 步 。
5.1.4 时 钟 控 制 电 路
时 钟 控 制 电 路 主 要 是 产 生 与 存 储 器 读 写 相 关 的 时 序 。 如 图 5.4 所 示 ,WEN 信
号 和 CLK 信 号 共 同 作 用 , 目 的 是 产 生 控 制 读 的 WRITE 信 号 和 控 制 写 的 READ 信
号 。
图 5.4 时 钟 控 制 电 路
5.1.5 灵 敏 放 大 器 电 路
灵 敏 放 大 器 在 存 储 器 功 能 、 性 能 和 可 靠 性 方 面 都 起 着 举 足 轻 重 的 作 用 。SMIC
的 单 口 SRAM 采 用 的 是 Latch 型 灵 敏 放 大 器 , 即 采 用 一 对 交 叉 耦 合 的 CMOS 反 相
器 作 为 放 大 器 的 主 要 部 分 , 利 用 反 相 器 处 在 它 的 过 渡 期 时 将 表 现 出 很 高 的 增 益 这
一 特 点 。 为 了 使 这 个 触 发 器 起 到 灵 敏 放 大 器 的 作 用 , 首 先 通 过 均 压 位 线 使 触 发 器
初 始 化 在 它 的 亚 稳 态 点 上 。 读 取 过 程 中 在 位 线 上 建 立 起 一 个 电 压 差 。 一 旦 这 个 电
压 差 足 够 大 , 灵 敏 放 大 器 就 通 过 提 升 SE 而 启 动 。 根 据 输 入 情 况 , 这 一 交 叉 耦 合
对 会 移 向 它 的 两 个 稳 定 工 作 点 之 一 。 由 于 正 反 馈 的 结 果 这 一 翻 转 非 常 快 。 电 路 如
图 5.4 所 示 :
27

图 5.5 灵 敏 放 大 器 电 路
5.1.6 输 入 输 出 电 路
输 入 电 路 实 际 上 是 由 写 信 号 WRITE 控 制 的 电 路 , 如 图 5.6 所 示 , 数 据 D 经
一 个 寄 存 器 锁 存 后 , 由 WRITE 信 号 控 制 , 当 进 行 写 操 作 时 ,WRITE 为 低 电 平 ,
数 据 可 以 通 过 反 相 器 输 出 到 位 线 BL 和 BLB 上 , 否 则 WRITE 为 高 电 平 , 输 出 端
两 个 反 相 器 均 断 开 , 呈 高 阻 态 , 确 保 BL 和 BLB 能 正 常 翻 转 。
输 出 电 路 同 样 是 对 位 线 的 电 平 进 行 锁 存 , 如 图 5.7 所 示 ,READ 信 号 先 到 达
灵 敏 放 大 器 控 制 端 , 启 动 灵 敏 放 大 器 , 待 位 线 BL 和 BLB 变 化 稳 定 后 , 经 过 延 迟
的 READ 信 号 上 升 沿 到 达 寄 存 器 时 钟 端 , 将 BL 位 线 上 的 值 送 到 寄 存 器 的 Q 端 ,
经 缓 冲 输 出 。
28

WRITE
D
D
SET
BLB
BL
CLK
CLR
WRITE
图 5.6 输 入 电 路
图 5.7 输 出 电 路
5.2 SRAM 时 序 分 析
SRAM 的 读 写 操 作 均 由 时 钟 信 号 CLK 的 上 升 沿 控 制 , 包 括 芯 片 使 能 CEN、
写 使 能 WEN、 地 址 A、 数 据 输 入 D 在 内 的 诸 信 号 均 在 CLK 的 上 升 沿
锁 存 , 对 各 信 号 都 有 建 立 和 保 持 时 间 的 要 求 。
当 CEB=0,WEB=0 时 ,CLK 上 升 沿 触 发 对 SRAM 执 行 写 操 作 , 数 据 由 数
据 输 入 D 写 入 由 A 指 定 地 址 的 存 储 单 元 。
29

当 CEB=0,WEB=1 时 ,CLK 上 升 沿 触 发 对 SRAM 执 行 读 操 作 , 取 出 A
指 定 地 址 的 存 储 单 元 所 存 储 的 数 据 并 把 它 锁 存 在 输 出 电 路 的 内 部 寄 存 器 中 , 由 数
据 输 出 Q 送 出 。 详 细 时 序 波 形 见 图 5.8 和 图 5.9。
在 芯 片 使 能 CEN=1 时 ,SRAM 处 于 待 命 状 态 , 此 时 , 读 写 使 能 、 地 址 和 数
据 均 处 于 无 效 状 态 , 即 这 些 信 号 的 变 化 不 会 对 SRAM 内 部 电 路 产 生 影 响 , 从 而 此
时 SRAM 的 功 耗 仅 为 泄 漏 功 耗 , 达 到 了 节 能 的 目 的 。
图 5.8 写 周 期 时 序 图
30

图 5.9 读 周 期 时 序 图
5.3 SRAM 电 路 出 现 的 问 题 及 修 改
5.3.1 第 一 次 修 改
由 于 SMIC 设 计 SRAM 时 缺 乏 经 验 , 第 一 次 给 我 们 的 SRAM 电 路 是 有 问 题
的 , 电 路 前 仿 真 通 过 , 而 后 仿 真 后 来 经 验 证 没 有 通 过 。 是 功 能 上 出 现 了 问 题 , 读
取 数 据 时 错 误 , 没 有 读 取 成 功 。
考 虑 到 前 仿 真 是 通 过 的 , 我 们 想 可 能 是 后 仿 时 引 入 了 一 些 寄 生 参 数 , 导 致 结
果 不 正 确 。 经 过 分 析 寄 生 参 数 提 取 软 件 XRC 提 取 的 结 果 , 发 现 位 线 上 大 约 有 30fF
31

电 容 , 而 在 前 仿 电 路 中 加 入 这 30fF 电 容 后 , 前 仿 结 果 也 出 现 了 和 后 仿 一 样 的 错 误 。
因 此 分 析 得 出 结 论 是 由 于 位 线 上 的 寄 生 电 容 影 响 , 造 成 了 读 数 据 错 误 。
具 体 原 因 是 ,SRAM 电 路 中 , 在 输 出 模 块 用 一 个 寄 存 器 对 位 线 进 行 采 样 , 采
样 时 钟 脉 冲 到 来 的 时 间 , 需 要 在 位 线 已 经 变 化 之 后 。 也 就 是 说 需 要 位 线 被 灵 敏 放
大 器 放 大 电 压 差 到 了 正 确 的 数 据 后 , 才 对 位 线 进 行 采 样 , 这 样 输 出 的 结 果 是 正 确
的 。 而 考 虑 了 位 线 上 的 负 载 电 容 以 后 , 位 线 上 电 压 的 变 化 就 会 变 慢 , 相 应 的 寄 存
器 输 入 端 数 据 稳 定 到 来 时 间 就 延 后 , 而 触 发 脉 冲 受 寄 生 参 数 影 响 较 小 , 因 此 相 对
数 据 提 前 到 来 了 。 数 据 没 有 稳 定 时 就 对 其 进 行 了 采 样 , 而 考 虑 到 位 线 平 时 是 预 冲
到 高 电 平 的 , 读 数 据 时 如 果 是 读 零 , 位 线 会 被 灵 敏 放 大 器 降 低 到 低 电 平 , 而 输 出
模 块 在 位 线 点 位 还 没 有 降 到 低 电 平 的 阈 值 要 求 时 就 对 其 进 行 了 采 样 , 最 后 结 果 就
是 输 出 在 读 逻 辑 0 的 时 候 依 然 是 高 电 平 。
根 据 单 口 SRAM 出 现 的 问 题 , 制 定 了 相 应 的 修 改 方 案 。 由 于 出 现 错 误 的 原 因
是 输 出 端 采 样 过 早 , 因 此 主 要 的 修 改 方 案 是 延 迟 输 出 端 的 采 样 脉 冲 到 达 时 间 。 为
此 , 我 增 大 了 采 样 脉 冲 路 径 上 延 时 反 相 器 的 尺 寸 , 同 时 减 小 驱 动 采 样 脉 冲 的 驱 动
反 相 器 尺 寸 。 驱 动 力 减 小 , 负 载 加 大 的 结 果 就 是 采 样 脉 冲 相 对 于 灵 敏 放 大 器 开 启
时 间 的 延 时 会 增 大 。 这 样 , 采 样 脉 冲 就 能 在 位 线 稳 定 以 后 到 达 。 经 验 证 ,128×2
尺 寸 的 SRAM 后 仿 真 通 过 。
5.3.2 第 二 次 修 改
编 译 器 要 求 的 SRAM 容 量 范 围 是 从 128×2 到 128×80 都 能 正 常 工 作 。 实 际
验 证 中 发 现 , 第 一 次 修 改 后 的 电 路 在 尺 寸 为 128×2 的 时 候 工 作 正 确 了 , 但 是 应
用 到 最 大 尺 寸 128×80 的 SRAM 时 , 后 仿 又 不 能 通 过 。 经 过 分 析 , 原 因 是 128×
80 的 SRAM 其 容 量 是 128×2 的 40 倍 , 输 出 电 路 子 模 块 的 数 目 也 是 128×2 的 40
倍 , 采 用 第 一 次 修 改 的 方 案 , 增 加 了 输 出 部 分 延 时 反 相 器 的 尺 寸 , 实 际 上 就 是 增
大 了 控 制 模 块 的 负 载 电 容 。 对 于 小 容 量 的 SRAM, 由 于 输 出 模 块 较 少 , 没 有 问 题 。
但 是 对 于 大 容 量 的 SRAM 来 说 , 输 出 模 块 数 很 多 , 它 们 之 间 是 并 联 关 系 , 导 致 输
出 负 载 电 容 要 加 在 一 起 计 算 , 就 会 变 得 非 常 大 。 不 同 尺 寸 的 SRAM 其 时 钟 控 制 模
块 是 一 样 的 , 这 在 一 定 程 度 上 可 以 简 化 设 计 , 但 是 也 会 带 来 驱 动 能 力 不 足 的 问 题 。
同 样 的 时 钟 控 制 模 块 , 小 容 量 的 负 载 能 够 驱 动 , 大 容 量 的 负 载 就 驱 动 不 了 了 , 这
也 是 很 容 易 理 解 的 。
解 决 方 案 是 增 大 时 钟 控 制 模 块 的 驱 动 能 力 。 为 此 做 了 两 点 修 改 , 首 先 是 增 大
时 钟 控 制 模 块 输 出 端 反 相 器 的 尺 寸 , 增 大 了 READ 信 号 输 出 的 驱 动 能 力 ; 然 后 是
32

减 小 READ 信 号 延 迟 反 相 器 链 中 反 相 器 的 尺 寸 , 因 为 READ 信 号 是 直 接 接 到 延 迟
反 相 器 链 上 的 , 减 小 反 相 器 尺 寸 等 于 是 减 小 了 负 载 , 就 能 很 好 的 解 决 这 个 问 题 。
适 当 的 调 整 READ 信 号 延 迟 反 相 器 链 的 尺 寸 可 以 同 样 符 合 第 一 次 修 改 的 增 大 延
时 的 要 求 。 需 要 注 意 的 是 , 这 里 增 大 的 是 时 钟 控 制 模 块 的 驱 动 , 也 就 是 产 生 READ
信 号 的 驱 动 能 力 , 造 成 的 效 果 是 减 小 了 READ 信 号 到 达 灵 敏 放 大 器 启 动 端 和 延 迟
反 相 器 链 输 入 端 的 时 间 。 而 第 一 次 修 改 是 增 大 延 迟 反 相 器 链 的 延 迟 时 间 , 也 就 是
增 大 READ 信 号 到 达 灵 敏 放 大 器 启 动 端 和 寄 存 器 时 钟 端 的 时 间 差 。 这 两 者 是 没 有
矛 盾 的 。 修 改 后 ,128×80 容 量 的 SRAM 后 仿 真 通 过 了 。
5.3.3 第 三 次 修 改
重 做 单 口 128×2 容 量 的 SRAM 后 仿 真 发 现 , 修 改 后 小 尺 寸 的 SRAM 后 仿 又
不 正 确 了 。 经 过 分 析 , 第 二 次 修 改 所 做 的 是 增 大 了 READ 信 号 输 出 的 驱 动 , 使 得
灵 敏 放 大 器 开 启 时 间 和 输 出 寄 存 器 时 钟 信 号 到 达 时 间 都 提 前 了 。 而 这 两 个 时 间 之
间 的 时 间 差 并 没 有 变 化 , 因 此 应 该 是 灵 敏 放 大 器 开 启 时 间 提 前 太 多 , 灵 敏 放 大 器
在 位 线 还 没 有 建 立 起 电 压 差 时 就 已 经 启 动 了 , 从 而 造 成 读 数 据 错 误 。 而 大 容 量 的
例 如 128×80 的 SRAM 没 有 这 种 问 题 是 因 为 大 容 量 的 READ 所 接 负 载 也 比 较 大 ,
从 而 灵 敏 放 大 器 的 开 启 时 间 没 有 提 前 到 足 以 影 响 功 能 的 程 度 。 而 对 于 小 尺 寸 器
件 ,READ 所 接 灵 敏 放 大 器 和 反 相 器 负 载 很 少 , 因 此 灵 敏 放 大 器 开 启 时 间 会 有 较
大 提 前 。
针 对 这 个 问 题 , 采 用 的 修 改 方 案 依 然 是 对 症 下 药 , 将 灵 敏 放 大 器 开 启 的 时 间
延 后 , 注 意 同 时 也 要 保 证 灵 敏 放 大 器 开 启 时 间 领 先 输 出 寄 存 器 触 发 时 间 一 定 长
度 。 所 以 只 能 在 READ 脉 冲 产 生 时 间 上 做 文 章 。 可 以 通 过 修 改 时 序 控 制 电 路 , 在
READ 产 生 端 再 加 两 级 小 反 相 器 , 把 READ 信 号 输 出 到 达 灵 敏 放 大 器 的 时 间 往 后
推 。 经 过 仿 真 验 证 , 将 时 间 往 后 推 到 恰 好 满 足 功 能 要 求 , 这 样 使 得 其 对 性 能 影 响
最 小 。 这 三 次 电 路 修 改 , 包 括 版 图 的 改 动 , 实 际 上 都 是 在 SRAM 时 序 上 做 文 章 ,
可 见 SRAM 的 时 序 问 题 是 比 较 关 键 的 , 需 要 精 细 设 计 。 最 后 修 改 的 结 果 是 各 种 尺
寸 各 种 工 艺 角 (Corner) 下 都 通 过 了 。
5.3.4 版 图 面 积 缩 减
根 据 SMIC 的 要 求 , 后 来 我 还 进 行 了 SRAM 版 图 面 积 缩 减 的 工 作 。 由 于 他 们
设 计 的 SRAM 版 图 浪 费 的 面 积 太 多 , 作 为 嵌 入 式 芯 片 不 符 合 要 求 , 因 此 让 我 来 帮
他 们 修 改 版 图 。 具 体 采 取 的 方 案 是 , 首 先 注 意 到 SRAM 版 图 输 出 模 块 是 由 很 长 的
33

反 相 器 链 连 接 而 成 , 这 样 一 个 是 反 相 器 太 大 本 身 就 浪 费 面 积 , 另 外 输 出 模 块 和 左
边 的 控 制 模 块 高 度 不 匹 配 , 使 得 控 制 模 块 下 方 浪 费 了 大 量 的 面 积 。 从 图 3.3 的 单
口 SRAM 版 图 就 可 以 看 出 这 一 点 。 因 此 , 我 要 做 的 就 是 在 保 证 电 路 性 能 不 受 影 响
的 前 提 下 , 缩 小 反 相 器 链 的 长 度 , 减 小 面 积 。 第 二 , 译 码 器 和 存 储 阵 列 之 间 的 金
属 连 线 占 用 了 很 大 面 积 , 而 这 些 面 积 是 可 以 省 略 的 , 具 体 做 法 就 是 让 这 些 本 来 是
金 属 1 层 的 走 线 , 采 用 金 属 3 和 金 属 4 层 从 译 码 器 上 方 绕 过 。 这 样 就 可 以 节 省 译
码 器 和 存 储 阵 列 之 间 的 连 线 面 积 。 主 要 进 行 了 这 两 方 面 的 面 积 缩 减 , 最 后 修 改 后
的 128×32 尺 寸 SRAM 版 图 面 积 为 9853.90μm 2 , 相 比 修 改 之 前 减 小 了 44.4%.
5.4 仿 真 结 果
在 最 终 修 改 完 成 后 , 对 128×80 容 量 的 SRAM 进 行 后 仿 真 , 其 部 分 端 口 波 形
图 如 图 5.10 所 示 :
34

图 5.10 SRAM 后 仿 真 波 形 图
为 了 便 于 显 示 , 只 选 取 了 Q0 和 Q1 输 出 端 口 进 行 观 察 , 可 以 看 出 , 输 出 结 果
是 正 确 的 。
35

第 6 章 结 论
6.1 工 作 内 容 和 成 果
论 文 内 容 包 括 为 SMIC 设 计 的 单 口 SRAM 编 译 器 , 和 单 口 SRAM 电 路 和 版
图 的 修 改 。 其 中 SRAM 编 译 器 包 括 版 图 和 网 表 的 生 成 。 本 人 所 做 的 工 作 是 在 实 验
室 以 前 研 究 的 SRAM 编 译 器 的 基 础 上 , 学 习 已 有 的 SRAM 编 译 器 的 设 计 方 法 和
函 数 功 能 , 分 析 研 究 版 图 数 据 格 式 以 及 编 译 器 实 现 原 理 , 将 所 学 到 的 SRAM 设 计
方 法 应 用 到 SMIC 的 单 口 SRAM 上 。 同 时 研 究 学 习 SRAM 电 路 的 工 作 原 理 和 设
计 方 法 , 分 析 SMIC 的 SRAM 电 路 , 对 其 运 行 的 一 些 错 误 进 行 修 改 。
在 编 译 器 方 面 , 基 本 函 数 以 及 编 译 器 设 计 思 路 是 继 承 前 人 的 工 作 成 果 , 但 是
针 对 SMIC 的 版 图 和 电 路 子 单 元 的 划 分 , 以 及 拼 接 算 法 是 我 们 自 主 研 究 的 成 果 。
是 将 以 前 的 实 验 室 设 计 成 果 SRAM 编 译 器 在 另 外 一 个 平 台 上 进 行 了 实 验 验 证 。 并
且 总 结 了 实 验 室 以 前 师 兄 SRAM 编 译 器 的 设 计 流 程 , 提 出 了 基 于 规 整 电 路 的 通 用
编 译 器 设 计 方 法 。 完 善 了 基 于 规 整 电 路 的 版 图 及 网 表 拼 接 算 法 。 最 后 的 成 果 是 针
对 SMIC 的 单 口 SRAM 电 路 做 出 了 一 套 能 自 动 产 生 规 定 尺 寸 范 围 内 版 图 和 网 表 的
编 译 器 。
在 电 路 研 究 方 面 , 首 先 是 比 较 全 面 的 了 解 单 口 SRAM 电 路 的 细 节 结 构 以 及 工
作 原 理 , 学 习 到 了 SRAM 这 一 现 在 嵌 入 式 系 统 中 广 泛 应 用 的 重 要 电 路 。 了 解 了
SRAM 的 读 写 时 序 , 并 针 对 SMIC 电 路 出 现 的 错 误 进 行 了 相 应 的 修 改 , 使 得 他 们
的 SRAM 工 作 正 确 。 在 学 习 和 研 究 SMIC 电 路 的 过 程 中 我 也 学 到 了 很 多 集 成 电 路
设 计 方 面 的 知 识 , 包 括 电 路 设 计 、EDA 工 具 的 使 用 、 嵌 入 式 芯 片 设 计 流 程 以 及 IP
核 在 其 中 的 作 用 、 以 及 65nm 版 图 设 计 规 则 等 。
6.2 工 作 进 一 步 研 究 方 向
本 论 文 还 可 以 在 以 下 几 个 方 向 继 续 深 入 研 究 :
第 一 , 版 图 拼 接 算 法 需 要 更 加 丰 富 。 目 前 我 们 编 译 器 的 拼 接 算 法 非 常 简 单 ,
只 是 事 先 计 算 好 模 块 应 该 处 的 位 置 , 然 后 根 据 位 置 将 版 图 子 单 元 像 铺 地 砖 一 样 放
在 layout 上 。 而 实 际 上 在 我 们 与 SMIC 专 业 工 程 师 交 流 的 过 程 中 了 解 到 , 世 界 上
通 用 的 SRAM 编 译 器 的 编 译 算 法 都 是 比 较 复 杂 的 , 有 很 多 种 实 现 方 式 , 例 如 金 属
37

层 的 布 置 , 金 属 层 之 间 通 孔 的 摆 放 等 等 都 有 值 得 学 习 和 深 入 研 究 的 地 方 。 利 用 这
些 复 杂 的 拼 接 算 法 可 以 拼 出 更 加 多 样 性 和 性 能 更 好 的 SRAM 版 图 。 更 好 的 拼 接 算
法 还 需 要 再 研 究 。
第 二 , 其 他 规 整 电 路 的 编 译 器 。 对 于 SRAM 以 外 的 其 他 规 整 电 路 , 例 如 ROM、
寄 存 器 堆 等 等 , 都 可 以 利 用 现 有 的 版 图 编 译 算 法 实 现 编 译 。 实 践 已 经 证 实 了 我 们
开 发 的 编 译 器 可 以 针 对 SMIC 的 SRAM 应 用 , 那 么 对 于 其 他 版 图 规 整 的 电 路 , 也
可 以 设 计 相 应 的 拆 分 子 单 元 和 拼 接 算 法 实 现 自 动 编 译 的 功 能 。 并 且 目 前 版 本 的 编
译 器 各 函 数 封 装 的 很 好 , 函 数 功 能 说 明 也 很 清 楚 , 移 植 到 其 他 规 整 电 路 中 去 应 该
不 是 很 困 难 。 这 方 面 有 待 继 续 研 究 。
38

插 图 索 引
图 2.1 编 译 器 用 户 界 面 ...........................................................................9
图 3.1 数 据 表 格 式 .................................................................................11
图 3.2 流 文 件 基 本 结 构 示 意 图 ..............................................................13
图 3.3 单 口 SRAM 版 图 及 模 块 划 分 ......................................................15
图 3.4 版 图 拼 接 算 法 流 程 图 ..................................................................18
图 4.1 子 电 路 端 口 连 接 范 例 ..................................................................20
图 4.2 阵 列 结 构 的 构 成 .........................................................................22
图 4.3 顶 层 电 路 构 成 .............................................................................23
图 4.4 网 表 编 译 流 程 图 .........................................................................24
图 5.1 单 口 SRAM 电 路 结 构 图 .............................................................25
图 5.2 单 口 SRAM 存 储 单 元 电 路 版 图 ..................................................26
图 5.3 2-4 行 预 译 码 器 电 路 ...................................................................26
图 5.4 时 钟 控 制 电 路 .............................................................................27
图 5.5 灵 敏 放 大 器 电 路 .........................................................................28
图 5.6 输 入 电 路 ....................................................................................29
图 5.7 输 出 电 路 ....................................................................................29
图 5.8 写 周 期 时 序 图 .............................................................................30
图 5.9 读 周 期 时 序 图 .............................................................................31
图 5.10 SRAM 后 仿 真 波 形 图 ..................................................................35
I

表 格 索 引
表 3.1 流 格 式 文 件 常 用 关 键 字 ..............................................................12
表 3.2 编 译 器 版 图 操 作 相 关 函 数 表 .......................................................14
III

参 考 文 献
[1] 徐 翌 . 一 种 通 用 SRAM IP 编 译 器 平 台 的 设 计 :[ 硕 士 学 位 论 文 ]. 北 京 : 清 华 大 学 ,2007.
[2] 刘 勇 . 嵌 入 式 SRAM IP 核 的 开 发 及 低 功 耗 研 究 :[ 硕 士 学 位 论 文 ]. 北 京 : 清 华 大 学 ,2002.
[3] 吴 仲 远 . 高 性 能 SRAM IP 核 系 统 的 设 计 :[ 硕 士 学 位 论 文 ]. 北 京 : 清 华 大 学 ,2004.
[4] Yih Wang. A 1.1 GHz 12 _A/Mb-Leakage SRAM Design in 65 nm Ultra-Low-Power CMOS
Technology With Integrated Leakage Reduction for Mobile Applications [J]. IEEE JOURNAL
OF SOLID-STATE CIRCUITS, VOL. 43, NO. 1, JANUARY 2008, 172-179.
[5] 王 前 . 嵌 入 式 单 口 同 步 SRAM 编 译 器 设 计 :[ 硕 士 学 位 论 文 ]. 北 京 : 清 华 大 学 ,1999
[6] Meenatchi Jagasivamani, Dong Sam Ha. Development of a Low-Power SRAM Compiler[J].
IEEE Int. Circuits and Systems (ISCAS), vol. 4, May 6-9, 2001, pp. 498-501.
[7] Y.H. Chen. A 0.6V 45nm Adaptive Dual-rail SRAM Compiler Circuit Design for Lower
VDD_min VLSIs[C]. VLSI Circuits, 2008 IEEE Symposium on. 07/2008.
[8] Yi Xu, Zhiqiang Gao, Xiangqing He. A Flexible Embedded SRAM IP Compiler[J]. Circuits
and Systems, 2007. ISCAS 2007. IEEE International Symposium on. May 2007, 3756-3759.
[9] Yong Liu, Zhiqiang Gao, and Xiangqing He. A flexible embedded SRAM compiler[C]. 1st
IEEE Electronic Design, Test and Application International Workshop, Jan 29-31, 2002, pp.
474-476.
[10] Zhongyuan Wu, Zhiqiang Gao, and Xiangqing He. A high performance embedded SRAM
compiler[C]. ASIC, 2003. Proceedings. 5th International Conference on, Oct. 2003, 470- 473
Vol.1.
V

致 谢
衷 心 感 谢 指 导 教 师 高 志 强 教 授 在 我 毕 业 设 计 和 完 成 毕 业 论 文 期 间 给 予 我 悉 心
指 导 和 谆 谆 教 诲 。 感 谢 微 电 子 所 贺 祥 庆 教 授 对 我 们 项 目 的 指 导 。
本 科 毕 业 设 计 期 间 , 吴 胜 师 兄 和 我 共 同 完 成 了 中 芯 国 际 的 合 作 项 目 , 给 予 我
非 常 大 的 帮 助 , 在 此 表 示 衷 心 的 感 谢 。
在 中 芯 国 际 工 作 期 间 , 那 里 的 员 工 给 我 提 供 了 很 大 的 帮 助 , 在 此 一 并 表 示 感
谢 。
VII

声 明
IX

附 录 A 外 文 资 料 的 书 面 翻 译
I. 一 种 低 功 耗 SRAM 编 译 器 的 开 发
[1]
Meenatchi Jagasivamani 1 and Dong Sam Ha 2
1 Intel, 5000 W. Chandler Blvd., Mailstop CH6-210, Chandler, AZ 85226, USA
2 Virginia Tech VLSI for Telecommunications Lab
Dept. of Electrical and Computer Eng., Virginia Tech, Blacksburg, Virginia
24061,USA
Phone: +1-540-23 1-4942 Fax: +1-540-23 1-3362
E-mail: meenatchi.jagasivamani@intel.com, ha@vt.edu
摘 要
随 着 便 携 式 消 费 电 子 产 品 的 增 长 , 功 耗 成 为 一 个 关 键 的 设 计 标 准 , 然 而 存
储 器 的 速 度 依 然 是 高 速 应 用 的 瓶 颈 。 在 这 篇 文 章 中 , 我 们 讨 论 了 一 种 能 够 在 低
功 耗 和 高 速 度 SRAM 之 间 做 出 选 择 的 SRAM 编 译 器 的 开 发 。 实 验 结 果 表 明 我
们 低 功 耗 版 本 的 编 译 器 产 生 的 1kB SRAM 能 最 低 操 作 电 压 2.1V 的 条 件 下 运 行 ,
在 20MHz 时 平 均 功 耗 为 17.4mW。
I. 引 言
SRAM 在 便 携 设 备 和 嵌 入 式 处 理 器 中 都 是 一 个 重 要 组 成 部 分 , 在 功 耗 方 面
扮 演 着 重 要 角 色 。 在 提 高 系 统 性 能 上 一 个 重 要 的 因 素 就 是 使 用 最 佳 尺 寸 的
SRAM, 避 免 面 积 、 功 耗 和 速 度 的 浪 费 。
趋 势 表 明 , 低 功 耗 设 计 技 术 在 现 在 的 工 业 中 正 变 得 更 加 重 要 。 在 单 元 内 部
和 结 构 层 面 上 , 都 可 以 有 许 多 方 法 通 过 牺 牲 面 积 与 / 或 速 度 性 能 来 降 低 功 耗 。 在
这 篇 论 文 中 我 们 讨 论 了 一 种 在 ASIC 环 境 下 自 动 生 成 存 储 器 元 素 版 图 的 SRAM
编 译 器 的 开 发 。 我 们 的 SRAM 编 译 器 采 用 阵 列 分 割 来 减 少 功 耗 。
我 们 的 编 译 器 根 据 给 定 的 容 量 产 生 高 速 或 低 功 耗 的 SRAM 版 图 。SRAM 内
核 子 单 元 (6T SRAM 单 元 ), 灵 敏 放 大 器 , 译 码 器 以 及 其 他 周 边 电 路 使 用 Cadence
Virtuoso 工 具 全 定 制 放 置 。Cadence 的 SKILL 代 码 用 来 实 例 化 子 单 元 和 在 合 适
的 坐 标 生 成 必 要 的 布 线 。 仿 真 使 用 Avanti Star-HSPICE。 设 计 使 用 TSMC 0.35 μ
m 工 艺 。
论 文 内 容 安 排 如 下 。 在 第 II 节 , 简 要 概 述 了 用 于 低 功 耗 版 本 的 结 构 和 布 局
层 次 的 功 耗 降 低 技 术 —— 阵 列 分 割 。 第 III 节 讨 论 了 用 Cadence SKILL 代 码 实 现
XI

的 SRAM 编 译 器 。 第 IV 节 展 示 了 编 译 器 性 能 的 仿 真 结 果 并 且 讨 论 了 值 得 注 意
的 趋 势 。 第 V 节 总 结 全 文 。
II. SRAM 结 构
要 实 现 异 步 的 SRAM 编 译 器 , 首 先 需 要 完 成 SRAM 基 本 元 素 的 全 定 制 版 图 ,
例 如 SRAM 核 心 , 位 线 调 节 电 路 , 灵 敏 放 大 器 以 及 紧 凑 形 式 的 地 址 译 码 器 。 图
1 显 示 了 包 括 主 要 元 素 的 SRAM 结 构 。
SRAM 核 心 是 包 含 锁 存 器 的 基 本 6 管 SRAM 单 元 。 灵 敏 放 大 器 是 通 过 交 叉
耦 合 放 大 器 的 形 式 实 现 的 , 被 多 个 列 共 享 , 如 图 2 所 示 。 一 个 NFET 管 被 用 于
分 割 总 线 和 列 线 , 总 线 信 号 被 一 个 单 独 的 灵 敏 放 大 器 放 大 。NFET 管 连 接 在 它
们 的 使 能 信 号 上 , 从 而 同 一 时 刻 只 能 有 一 个 列 在 驱 动 灵 敏 放 大 器 。 如 果 每 一 列
都 有 一 个 灵 敏 放 大 器 , 和 上 述 设 计 相 比 较 , 既 增 加 了 需 要 的 灵 敏 放 大 器 的 数 量 ,
也 存 在 由 于 长 输 出 总 线 所 造 成 的 大 驱 动 负 载 需 求 。
图 1 SRAM 结 构
图 2 灵 敏 放 大 器 布 置
地 址 译 码 器 采 用 树 形 译 码 器 形 式 实 现 。 弱 PFET 组 成 的 上 拉 缓 冲 , 以
及 反 相 器 链 用 来 作 为 译 码 器 的 输 出 。SRAM 阵 列 的 列 被 逻 辑 上 划 分 成 字 大 小 的
模 块 。 这 可 以 防 止 行 间 的 数 据 模 块 重 叠 , 并 简 化 列 译 码 。 我 们 的 SRAM 编 译 器
采 用 了 一 种 阵 列 划 分 设 计 来 降 低 功 耗 。 图 3 解 释 了 原 理 。SRAM 阵 列 被 分 割 成
4 个 子 模 块 , 一 个 控 制 器 用 来 选 择 出 一 个 当 前 数 据 正 在 被 访 问 的 模 块 。
XII

图 3 阵 列 分 割 的 SRAM
阵 列 划 分 技 术 通 过 降 低 位 线 和 字 线 的 总 开 关 电 容 减 小 了 动 态 功 耗 。 通 过 将
阵 列 划 分 成 四 个 模 块 , 在 读 和 写 操 作 期 间 切 换 的 字 线 和 位 线 电 容 降 低 到 原 来 的
一 般 。 同 样 , 和 未 分 割 的 阵 列 相 比 , 单 个 模 块 的 访 问 时 间 会 减 小 。 对 于 我 们 的
编 译 器 , 一 个 全 功 能 运 作 的 SRAM 是 用 于 每 个 模 块 的 。
III. SKILL 代 码 实 现
Cadence 的 SKILL 函 数 被 用 于 实 例 化 子 单 元 从 而 形 成 一 个 给 定 容 量 的
SRAM 阵 列 。 图 4 展 示 了 SRAM 编 译 器 的 结 构 。 顶 层 模 块 sram, 调 用 其 他 模 块
产 生 包 括 核 心 模 块 和 周 围 电 路 在 内 的 SRAM 电 路 。
图 4 SRAM 编 译 器 结 构
SKILL 代 码 编 译 器 的 步 骤 如 下 所 示 :
1. 计 算 行 列 数 使 高 宽 比 接 近 1
极 端 长 或 宽 的 阵 列 使 没 有 办 法 设 计 的 。 我 们 的 目 标 是 一 个 正 方 形 。
2. 实 例 化 子 单 元 到 阵 列 中
根 据 行 列 数 实 例 化 SRAM 核 心 , 来 形 成 阵 列 , 周 围 电 路 随 后 加 上 。
3. 布 置 从 主 要 输 入 到 单 元 的 必 需 I/O 线
4. 产 生 译 码 器 版 图
5. 为 低 功 耗 版 本 完 成 阵 列 分 割 和 模 块 选 择
我 们 加 入 控 制 模 块 来 隔 离 当 前 访 问 没 有 使 用 的 子 模 块 。 这 一 设 计 在 高
速 版 本 中 不 使 用 。
XIII

为 阵 列 分 割 部 分 创 建 了 一 个 单 独 的 SKILL 模 块 。 为 了 分 割 阵 列 , 首 先 用 编
译 器 产 生 一 个 容 量 为 需 求 容 量 1/4 的 存 储 器 。 然 后 , 由 用 来 进 行 地 址 译 码 的 树
形 译 码 器 实 现 模 块 选 择 , 并 在 模 块 间 进 行 必 要 的 布 线 。
IV. 结 果
产 生 了 1-kB 的 SRAM 版 图 , 采 用 SPICE 仿 真 来 评 估 性 能 。 对 三 方 面 的 标
准 进 行 性 能 比 较 —— 面 积 、 速 度 、 功 耗 。 分 割 阵 列 ( 低 功 耗 ) 和 单 阵 列 ( 高 速 )
的 版 图 均 被 生 成 用 于 比 较 性 能 , 如 图 5 所 示 。
(a) 单 阵 列
图 5 1kB SRAM 版 图
(b) 分 割 阵 列
单 阵 列 1kB SRAM 的 性 能 如 下 :
核 心 面 积 = 700 μm x 580 pμm = 0.406 mm2
晶 体 管 数 目 = 50513
工 作 电 压 3.3V 时 访 问 时 间 15.0ns
作 为 比 较 , 分 割 阵 列 的 SRAM 性 能 如 下 :
面 积 = 860 μm x 730 μm = 0.606 m2
晶 体 管 数 目 = 52,157
工 作 电 压 3.3V 时 访 问 时 间 21.8ns
为 分 割 存 储 器 引 入 的 附 加 电 路 导 致 了 大 的 面 积 。 尽 管 一 个 分 割 后 的 模 块 相
比 单 阵 列 模 块 有 较 小 的 访 问 时 间 , 但 是 有 几 种 因 素 引 入 了 附 加 延 时 。 这 些 因 素
包 括 由 于 模 块 选 择 区 域 引 入 和 引 出 的 布 线 , 模 块 选 择 延 时 , 以 及 灵 敏 放 大 器 驱
动 数 据 到 主 输 出 的 时 间 。 随 着 容 量 的 增 大 , 这 种 分 割 阵 列 SRAM 延 时 增 加 的 趋
势 会 逐 渐 降 低 ( 从 512-B 到 1-kB 差 别 减 小 25%)。
表 1 功 耗 测 量 (mW)
(mW)
动 态 比 率
256x8 512x8 1024x8
S P S P S P
31.11 25.86 61.15 30.00 79.21 41.54
0.83 0.49 0.52
XIV

0.65 3.46 0.73 3.62 0.96 3.57
静 态 比 率
5.32 4.95 3.72
24.68 21.39 48.08 24.16 66.59 36.83
平 均 比 率
0.87 0.50 0.55
表 1 给 出 了 两 种 SRAM 在 工 作 电 压 3.3V 情 况 下 的 功 耗 测 量 (S 表 示 单 阵 列 ,
P 表 示 分 割 阵 列 ), 有 三 种 不 同 容 量 的 数 据 。 动 态 功 耗 是 测 量 存 储 器 访 问 期 间 的
功 率 消 耗 。 静 态 功 耗 是 在 待 命 状 态 下 测 量 , 此 时 所 有 的 节 点 应 该 是 稳 定 值 。 在
整 个 仿 真 期 间 的 功 率 消 耗 被 视 为 平 均 功 率 消 耗 。 比 率 表 示 单 阵 列 和 分 割 阵 列 存
储 器 之 间 的 比 值 。
结 果 表 明 1kB SRAM 的 阵 列 分 割 使 动 态 功 耗 减 小 了 45%, 这 是 由 于 位 线 和
字 线 上 的 开 关 电 容 减 半 了 。 有 阵 列 分 割 的 静 态 功 耗 实 际 上 是 增 加 了 , 这 是 由 于
增 加 了 电 路 开 销 , 特 别 是 包 括 了 电 阻 的 负 载 开 销 。 然 而 , 总 体 的 平 均 功 耗 还 是
减 少 的 , 因 为 它 受 动 态 功 耗 的 支 配 。
根 据 结 果 , 注 意 到 一 个 有 趣 的 趋 势 就 是 功 率 节 省 并 非 和 容 量 呈 线 性 。 单 阵
列 512x8 SRAM 的 平 均 功 耗 是 单 阵 列 256x8 SRAM 的 两 倍 。 然 而 分 割 阵 列 的
SRAM 并 没 有 保 持 这 种 趋 势 。 这 种 趋 势 的 原 因 可 以 通 过 检 查 图 6 中 SRAM 的 形
状 / 高 宽 比 来 解 释 。
图 6 高 宽 比 对 照
分 割 的 512x8 SRAM 阵 列 ( 高 宽 比 1) 更
窄 。 这 是 形 状 接 近 正 方 形 的 需 求 所 导 致 的 。 由 于 字 线 使 用 多 晶 硅 层 , 而 位 线 使
用 电 阻 更 小 的 金 属 层 , 希 望 使 得 字 线 相 对 位 线 按 比 例 的 缩 短 , 也 就 是 核 心 的 高
宽 比 应 小 于 1。 这 就 表 明 ,SRAM 核 心 的 形 状 是 SRAM 最 终 性 能 的 决 定 参 数 。
SRAM 阵 列 的 最 优 字 线 - 位 线 比 需 要 进 一 步 研 究 决 定 。
V. 结 论
我 们 的 SRAM 编 译 器 产 生 了 两 种 不 同 类 型 的 SRAM, 均 能 被 用 作 嵌 入 式
ASIC。 分 割 阵 列 SRAM 相 对 单 阵 列 SRAM 以 牺 牲 速 度 和 面 积 的 形 式 节 省 了 大
量 功 耗 。 我 们 的 分 割 阵 列 1-kB SRAM 减 少 了 48% 的 动 态 功 耗 和 45% 的 总 功 耗 。
然 而 , 分 割 阵 列 SRAM 的 访 问 时 间 相 比 单 阵 列 SRAM 慢 了 31%, 并 且 增 加 了
XV

33% 的 面 积 。 我 们 可 以 通 过 降 低 电 源 电 压 到 2.1V 来 增 大 功 耗 节 省 , 这 时 分 割 阵
列 SRAM 将 20MHz 工 作 速 度 时 平 均 功 耗 减 小 到 了 17.39mW( 从 3.3V 时 的
36.83mW)。
II. 为 移 动 设 备 应 用 的 在 带 有 集 成 泄 漏 减 少 方 法 的 65nm 超 低 功 耗 CMOS 工 艺 下
1.1 GHz 12 μA/Mb 泄 漏 电 流 SRAM 设 计 [2]
Yih Wang, Member, IEEE, Hong Jo Ahn, Uddalak Bhattacharya, Zhanping
Chen, Member, IEEE, Tom Coan, Fatih Hamzaoglu, Walid M. Hafez, Chia-Hong Jan,
Pramod Kolar, Sarvesh H. Kulkarni, Jie-Feng Lin, Yong-Gee Ng, Ian Post, Liqiong
Wei, Member, IEEE, Ying Zhang, Kevin Zhang, Senior Member, IEEE, and Mark
Bohr, Fellow, IEEE
摘 要 — 在 65nm 超 低 功 耗 (ULP) 逻 辑 工 艺 下 , 为 移 动 设 备 应 用 设 计 了 一 种 低
功 耗 , 高 速 SRAM 类 型 。65nm 应 变 硅 工 艺 提 升 了 晶 体 管 的 性 能 / 泄 漏 折 中 , 对
于 在 超 低 工 作 电 压 和 静 态 泄 漏 条 件 下 获 得 高 SRAM 访 问 速 度 非 常 重 要 。1 Mb
SRAM 特 征 表 现 为 0.667μm2 低 泄 漏 存 储 器 单 元 , 且 能 在 从 1.2V 到 0.5V 很 宽 的
电 源 电 压 范 围 内 工 作 。 在 1.2V 和 0.7V 电 压 下 , 它 分 别 达 到 了 1.1GHz 和 250MHz
的 工 作 频 率 。 在 数 据 保 存 电 压 0.5V 时 ,SRAM 泄 漏 降 低 到 了 12 μA/Mb。 在 有
集 成 泄 漏 减 少 方 案 的 保 存 电 压 下 ,SRAM 阵 列 中 测 量 的 位 单 元 泄 漏 是 2 pA/bit。
索 引 词 — 低 功 耗 存 储 器 ,MOS 存 储 器 集 成 电 路 , 静 态 随 机 存 取 存 储 器
(SRAM), 休 眠 晶 体 管 。
I. 引 言
日 益 增 长 的 手 持 便 携 式 设 备 多 媒 体 应 用 市 场 持 续 推 动 着 用 来 提 高 系 统 性 能
的 大 容 量 高 速 度 的 嵌 入 式 静 态 随 机 存 取 存 储 器 的 需 求 。 功 耗 敏 感 的 便 携 式 设 备
同 样 面 对 着 减 少 动 态 和 待 机 功 耗 的 需 求 , 以 达 到 严 格 的 电 池 寿 命 要 求 。 高 性 能
CPU 的 泄 漏 功 耗 依 然 受 CPU 核 心 的 控 制 , 由 于 处 理 器 其 他 部 分 已 经 被 很 好 的 优
化 来 降 低 功 耗 , 低 功 耗 应 用 的 处 理 器 中 大 面 积 的 片 上 SRAM 成 为 静 态 功 耗 的 主
要 来 源 。 低 功 耗 的 需 求 常 常 通 过 采 用 较 慢 的 低 泄 漏 晶 体 管 并 降 低 电 源 电 压 (VDD)
这 些 牺 牲 SRAM 性 能 的 方 法 实 现 。 晶 体 管 的 低 泄 漏 传 统 上 是 通 过 增 加 晶 体 管 阈
值 电 压 (VT)、 栅 长 和 栅 电 介 质 厚 度 来 实 现 的 , 代 价 是 晶 体 管 的 速 度 和 面 积 。 然
XVI

而 泄 漏 电 流 需 求 决 定 了 SRAM 性 能 提 升 空 间 。 降 低 SRAM 的 电 源 电 压 VDD 已
经 被 应 用 来 减 少 待 机 泄 漏 功 耗 , 和 与 器 件 活 动 工 作 期 间 开 关 大 的 位 线 和 字 线 电
容 有 关 的 动 态 功 耗 。 然 而 ,SRAM 单 元 的 工 作 范 围 决 定 了 工 作 电 压 的 下 限 。 为
了 确 保 SRAM 单 元 足 够 的 读 / 写 范 围 , 在 活 动 和 待 机 模 式 中 ,SRAM 需 要 在 一
个 最 小 电 源 电 压 (Vmin) 下 运 行 。 然 而 , 大 容 量 SRAM 中 Vmin 尺 寸 缩 小 的 步 伐
没 有 赶 上 由 于 尺 寸 缩 小 SRAM 单 元 中 工 艺 变 化 的 提 升 所 造 成 的 工 艺 尺 寸 缩 小 的
步 伐 , 以 及 嵌 入 式 SRAM 尺 寸 的 增 长 。
已 经 提 出 了 许 多 电 路 工 艺 来 扩 大 低 电 压 工 作 时 的 设 计 幅 度 , 同 时 减 小 待 机
模 式 下 的 泄 漏 电 流 。 然 而 , 为 了 低 泄 漏 而 降 低 晶 体 管 速 度 所 带 来 的 性 能 牺 牲 没
有 明 确 说 明 。 这 篇 论 文 中 , 我 们 展 示 了 一 个 65nm 超 低 功 耗 (ULP)CMOS 逻
辑 工 艺 的 SRAM 设 计 。 在 晶 体 管 设 计 、 处 理 工 艺 和 SRAM 电 路 设 计 上 共 同 优
化 , 设 计 能 同 时 满 足 性 能 和 严 格 的 功 率 预 算 。 在 工 作 电 压 上 的 一 个 大 型 设 计 窗
口 和 集 成 泄 漏 减 少 方 案 为 工 作 功 率 控 制 和 动 态 电 压 减 小 过 程 中 的 泄 漏 减 少 提 供
了 适 应 性 。
论 文 的 剩 余 部 分 安 排 如 下 。 第 II 节 简 要 概 述 了 65nm ULP 逻 辑 处 理 工 艺 提
供 的 关 键 特 性 。 第 III 节 描 述 了 为 使 高 速 SRAM 在 低 待 机 泄 漏 下 访 问 所 做 的 设
计 和 ULP SRAM 单 元 优 化 处 理 。 第 IV 节 描 述 了 1Mb ULP SRAM 宏 的 设 计 。 第
V 节 回 顾 了 集 成 泄 漏 减 少 工 艺 。 第 VI 节 和 第 VII 节 描 述 了 测 试 芯 片 实 行 和 硅 片
测 量 结 果 。 最 后 一 节 概 括 了 ULP SRAM 设 计 的 所 有 关 键 特 性 作 为 结 论 。
II. 超 低 功 率 (ULP) 工 艺 概 述
采 用 单 轴 应 变 硅 晶 体 管 的 65nm ULP 逻 辑 处 理 工 艺 对 超 低 功 率 应 用 进 行 了
优 化 。 表 I 给 出 了 一 个 这 种 关 键 工 艺 特 性 的 概 括 。 由 于 是 在 90nm 工 艺 节 点 被 引
入 , 应 变 硅 工 艺 已 经 证 明 是 可 制 造 并 且 对 于 提 高 晶 体 管 性 能 和 / 或 减 少 泄 漏 节 省
成 本 的 。 应 变 硅 工 艺 和 ULP 工 艺 的 集 成 表 明 了 锗 硅 源 漏 结 构 的 使 用 依 然 对 提 高
晶 体 管 电 流 有 很 大 益 处 。 甚 至 65nm ULP 处 理 下 一 个 宽 松 的 晶 体 管 栅 长 和 栅 氧
化 层 厚 度 , 应 变 工 艺 提 供 了 在 55nm 栅 长 下 pMOS 性 能 85% 的 增 加 幅 度 。 对 于
低 功 耗 SRAM 设 计 , 在 牺 牲 晶 体 管 驱 动 电 流 以 降 低 泄 漏 和 工 作 电 压 时 , 由 应 变
工 艺 所 带 来 的 晶 体 管 性 能 增 加 为 性 能 提 供 了 大 量 的 余 量 。 这 对 于 获 得 超 低 工 作
电 压 和 泄 漏 条 件 下 的 快 速 SRAM 访 问 是 非 常 重 要 的 。
表 I
Intel 65nm 高 性 能 (HP)CPU 和 ULP SOC 处 理 器 中 的 关 键 工 艺 和 晶 体 管 特 性 概 括
XVII

III. 超 低 功 率 (ULP)SRAM 位 单 元 设 计
应 用 动 态 电 压 缩 放 (DVS) 以 减 少 系 统 动 态 功 耗 是 设 计 电 压 可 变 嵌 入 式
SRAM 宏 的 主 要 动 机 。 为 了 最 大 化 DVS 的 益 处 ,SRAM 需 要 支 持 宽 范 围 的 操
作 电 压 。SRAM 的 Vmin 主 要 由 SRAM 单 元 的 读 写 裕 度 决 定 。 为 了 让 SRAM 工
作 在 一 个 较 低 的 电 源 电 压 下 , 本 设 计 用 了 0.667 μm2 ULP SRAM 单 元 , 如 图 1
所 示 。 单 元 面 积 比 65nm 工 艺 支 持 的 最 小 单 元 尺 寸 要 大 。 单 元 尺
图 1. 0.667 μm 2 ULP SRAM 单 元
度 做 了 优 化 , 以 获 得 高 阵 列 密 度 (78%) 和 比 特 密 度 (115Mb/cm2)。 大 的
单 元 面 积 确 保 了 静 态 噪 声 容 限 (SNM) 的 鲁 棒 性 、 写 裕 度 、 和 0.7V 低 电 压 设 计
点 的 单 元 读 电 流 。 图 2 显 示 了 室 温 0.7V 和 1.1V 两 种 电 源 电 压 下 单 元 的 SNM 测
量 曲 线 。
XVIII

图 2. 0.7V 和 1.1V 下 ULP SRAM 单 元 的 SNM 测 量 曲 线
图 3. 6 管 SRAM 单 元 中 的 泄 漏 通 道 示 意 图
图 3 展 示 了 一 个 6 管 SRAM 单 元 内 部 的 各 种 泄 漏 路 径 。 为 了 解 决 SRAM 的
低 功 耗 要 求 , 在 硅 一 级 通 常 采 用 的 方 法 是 采 用 带 有 减 少 晶 体 管 泄 漏 技 术 的 ULP
工 艺 。 由 于 6 管 SRAM 单 元 超 低 的 待 机 泄 漏 需 求 ( 保 存 电 压 下 小 于 10 pA), 每
个 泄 漏 元 件 ( 栅 , 亚 阈 值 和 结 泄 漏 ) 需 要 同 时 优 化 以 达 到 最 佳 的 总 体 单 元 泄 漏 ,
同 时 保 持 具 有 竞 争 力 的 单 元 读 电 流 并 达 到 1 Mb SRAM 需 要 的 保 持 电 压 。 该 工
艺 所 采 用 的 低 损 伤 结 工 程 导 致 了 亚 阈 值 结 泄 漏 减 少 , 同 时 依 然 保 持 好 的 短 沟 道
控 制 。 栅 氧 化 层 厚 度 优 化 以 及 栅 氮 化 被 用 来 减 少 栅 泄 漏 。 阱 和 容 器 的 注 入 以 及
源 漏 隔 离 同 时 被 优 化 用 来 减 少 亚 阈 值 泄 漏 。 为 了 降 低 SRAM 功 能 单 元 和 外 围 电
路 的 最 小 电 源 电 压 到 性 能 指 标 ,SRAM 单 元 中 的 晶 体 管 和 外 围 电 路 应 用 独 立 的
VT 控 制 。
IV. ULP SRAM 设 计
XIX

1 Mb ULP SRAM 是 为 电 池 供 电 的 移 动 设 备 设 计 的 。 为 了 达 到 电 池 寿 命
需 求 ,1 Mb SRAM 的 待 机 泄 漏 电 流 需 要 小 于 20 μA。 为 了 支 持 多 媒 体 应 用 , 工
作 频 率 需 要 高 于 1 GHz, 包
图 4. (a) 一 个 1Mb SRAM 和 (b) 带 有 集 成 休 眠 晶 体 管 的 一 个 128Kb 子 阵 列 的 结 构 和 特 性
括 单 周 期 延 时 和 吞 吐 量 。 图 4(a) 和 (b) 分 别 显 示 了 1Mb 和 128Kb ULP SRAM
的 关 键 设 计 特 性 。 一 个 1Mb SRAM 由 八 个 128Kb 子 阵 列 组 成 , 以 及 放 置 来 控
制 地 址 译 码 、 时 钟 缓 冲 和 数 据 输 入 输 出 的 本 地 和 全 局 的 中 间 逻 辑 模 块 。 每 个
128Kb 子 阵 列 有 4 块 , 每 块 包 括 一 个 256 行 ×128 列 阵 列 和 一 个 冗 余 比 特 。 它
包 含 内 置 休 眠 晶 体 管 , 位 于 沿 着 SRAM 阵 列 和 列 电 路 之 间 的 边 界 处 。 可 编 程 休
眠 偏 置 晶 体 管 位 于 每 个 子 阵 列 的 定 时 器 内 部 , 那 里 编 程 设 置 被 设 计 成 允 许
SRAM 阵 列 的 虚 地 电 压 改 变 。 列 I/O 中 的 本 地 读 电 路 被 设 计 成 4:1 列 交 错 , 以
降 低 低 电 压 下 的 软 错 误 率 (SER)。 物 理 上 位 线 和 不 同 字 线 的 交 错 能 防 止 在 单 字
情 况 下 发 生 的 多 比 特 错 误 。 一 个 2:1 复 用 器 被 内 建 在 灵 敏 放 大 器 中 来 减 少 开 关
功 耗 , 灵 敏 放 大 器 的 使 能 信 号 是 通 过 读 信 号 和 全 局 列 选 信 号 之 与 产 生 的 。 周 围
电 路 中 晶 体 管 堆 叠 和 长 沟 道 晶 体 管 被 广 泛 使 用 , 以 节 省 待 机 泄 漏 电 流 。
图 5. 128Kb 子 阵 列 的 单 周 期 信 号 传 输 通 道
为 了 确 保 低 电 压 操 作 时 读 和 写 设 计 裕 度 的 鲁 棒 性 , 本 设 计 使 用 了 全 同 步 静
态 CMOS 逻 辑 设 计 风 格 。 图 5 显 示 了 128Kb 子 阵 列 的 信 号 通 道 。 输 入 数 据 锁 存 、
地 址 译 码 、 字 线 判 断 和 位 线 发 展 都 被 时 钟 同 一 下 降 沿 触 发 , 并 且 在 时 钟 低 电 平
时 完 成 。 时 钟 上 升 沿 触 发 准 备 完 毕 的 差 分 位 线 感 应 、 灵 敏 放 大 器 读 数 据 的 锁 存 、
位 线 和 灵 敏 放 大 器 的 预 冲 。 图 6 显 示 了 读 关 键 路 径 电 路 图 和 它 的 时 序 图 。 所 有
关 键 控 制 信 号 是 时 钟 沿 触 发 。 为 了 得 到 单 周 期 延 时 , 采 用 了 一 种 灵 敏 放 大 器 的
XX

输 入 和 输 出 分 离 的 去 耦 合 灵 敏 放 大 器 (DSA)。 图 7 显 示 了 DSA 的 电 路 图 。 灵
敏 放 大 器 输 入 可 以 在 不 影 响 数 据 和 输 出 的 情 况 下 被 预 冲 电 。 为 了 减 小 DSA 的 输
入 失 调 电 压 , 采 用 了 长 沟 道 晶 体 管 。 一 个 静 态 SR 锁 存 器 被 用 来 锁 存 灵 敏 放 大
器 输 出 。 当 子 阵 列 处 在 待 机 状 态 时 , 写 驱 动 被 三 态 逻 辑 控 制 来 减 小 泄 漏 。
V. SRAM 泄 漏 减 小 设 计
SRAM 的 低 功 耗 设 计 目 标 通 常 由 使 用 硅 级 解 决 方 案 和 电 路 工 业 来 实 现 。
SRAM 阵 列 的 各 种 泄 漏 元 件 展 现 出 强 烈 的 电 压 依 赖 性 , 因 此 电 压 减 小 技 术 已 经
被 广 泛 开 发 来 减 少 SRAM 阵 列 的 待 机 功 耗 。 图 8 展 示 了 一 些 通 过 改 变 SRAM 比
特 单 元 终 端 电 压 来 减 小 阵 列 泄 漏 的 常 用 方 法 。 每 种 使 泄 漏 减 小 的 电 压 缩 减 方 法
的 效 率 受 到 SRAM 的 数 据 保 存 电 压 以 及 结 和 亚 阈 值 泄 漏 在 全 部 单 元 泄 漏 中
图 6 读 关 键 路 径 的 电 路 图 和 时 序 图
图 7. 去 耦 合 灵 敏 放 大 器 (DSA) 电 路 图
图 8. 阵 列 泄 漏 减 少 的 各 种 偏 置 条 件
所 占 的 比 例 的 限 制 。 在 ULP 工 艺 里 , 晶 体 管 的 结 泄 漏 可 能 是 整 个 单 元 泄 漏
的 相 当 大 组 成 部 分 。 结 泄 漏 机 制 受 到 众 多 工 艺 参 数 影 响 , 例 如 栅 氧 厚 度 、 隔 离
XXI

层 宽 度 以 及 光 晕 注 入 控 制 。 待 机 模 式 中 , 当 位 线 预 冲 至 VDD 时 , 结 泄 漏 在 内
部 和 位 线 节 点 上 对 阵 列 泄 漏 都 有 贡 献 。 内 部 节 点 的 结 泄 漏 能 通 过 降 低 被 减 小
VDD 来 减 小 , 同 时 位 线 保 持 在 VDD, 位 线 节 点 的 结 泄 漏 依 然 很 高 。 为 了 降 低
结 泄 漏 , 本 设 计 中 在 待 机 模 式 下 位 线 允 许 浮 空 。 通 过 平 衡 待 机 泄 漏 减 小 和 开 关
电 源 开 销 ,SRAM 以 外 的 硬 件 和 软 件 控 制 决 定 何 时 打 开 和 关 闭 位 线 浮 空 特 性 。
当 SRAM 的 VDD 下 降 到 非 常 低 时 ,pMOS 的 亚 阈 值 泄 漏 可 能 成 为 单 元 泄 漏 的
主 要 贡 献 者 。pMOS 背 栅 偏 置 被 用 来 减 小 这 个 泄 漏 因 素 。
图 9 显 示 了 包 含 在 本 设 计 中 的 集 成 泄 漏 减 少 图 , 包 括 可 编 程 nMOS 休
眠 偏 置 晶 体 管 、 浮 空 位 线 和 SRAM pMOS 翻 转 体 电 压 。 只 有 在 活 动 的 128Kb 子
阵 列 中 N 型 休 眠 晶 体 管 是 开 启 的 。 为 了 减 小 阵 列 泄 漏 , 在 1Mb SRAM 剩 下 的
未 选 择 子 阵 列 中 休 眠 管 被 关 闭 。 休 眠 模 式 中 SRAM 阵 列 的 虚 地 电 压 被 可 编 程
nMOS 偏 置 晶 体 管 控 制 , 从 而 获 得 进 程 偏 差 中 的 最 优 化 的 电 压 控 制 。SRAM 晶
体 管 被 优 化 , 从 而 有 低 的 结 泄 漏 使 休 眠 管 在 减 小 亚 阈 值 泄 漏 方 面 的 益 处 最 大 化 。
nMOS 休 眠 晶 体 管 沿 着 四 个 SRAM 块 的 边 缘 分 布 。 可 编 程 休 眠 偏 置 晶 体 管 位 于
定 时 器 内 , 与 四 个 阵 列 块 共 享 。 位 线 预 冲 期 间 在 待 机 模 式 下 关 闭 从 而 浮 空 位 线 。
由 于 位 线 上 的 电 压 降 落 , 阵 列 结 泄 漏 减 少 。 通 过 一 根 单 独 的 电 源 线 (V_NWELL)
来 控 制 对 SRAM pMOS 进 行 很 好 的 偏 置 。 待 机 模 式 下 ,n 阱 电 压 维 持 在 标 准 的
1.2V 电 压 , 而 阵 列 电 源 电 压 降 低 到 0.5V。SRAM pMOS 的 反 相 偏 置 的 S/D 结 导
致 了 亚 阈 值 泄 漏 的 大 幅 度 减 少 。
图 9. 128Kb ULP SRAM 子 阵 列 中 的 SRAM 阵 列 泄 漏 减 少 特 性
VI. 65nm ULP SRAM 测 试 芯 片
一 个 包 括 列 冗 余 的 1Mb ULP SRAM 宏 模 块 、 电 可 编 程 熔 丝 和 可 编 程 内 建 自
测 试 (PBIST) 的 44Mb SRAM 测 试 芯 片 已 经 制 成 , 并 用 带 有 触 发 工 艺 的 8 金
属 层 接 点 栅 格 阵 列 (LGA) 封 装 。 图 10 展 示 了 带 有 1Mb SRAM 宏 单 元 的 44Mb
ULP SRAM 芯 片 照 片 , 测 试 接 口 被 高 亮 显 示 。 大 的 SRAM 容 量 旨 在 探 讨 处 理 工
XXII

艺 的 极 限 和 SRAM 单 元 的 变 化 。128Kb 容 量 的 阵 列 泄 漏 监 视 器 被 设 计 成 有 专 门
管 脚 连 接 到 VDD、N 阱 和 SRAM 阵 列 的 位 线 终 端 , 用 来 表 现 不 同 工 艺 条 件 对
阵 列 泄 漏 的 影 响 。 这 种 测 量 阵 列 泄 漏 的 方 法 提 供 了 在 不 同 的 上 述 偏 执 安 排 下 估
算 阵 列 泄 漏 的 灵 活 性 。
图 10. 44Mb ULP SRAM 芯 片 照 片 图 11. 不 同 泄 漏 减 小 安 排 下 测 量 的 SRAM 单 元 泄 漏 。
1Mb SRAM 设 定 在 0.5V 时 的 数 据 保 存 电 压
VII. 测 量 结 果
图 11 显 示 了 由 阵 列 泄 漏 监 视 器 测 量 的 平 均 单 元 泄 漏 电 流 。 进 行 了 三 项 实 验
来 比 较 由 每 种 偏 置 条 件 所 获 得 的 泄 漏 减 少 。 实 验 (a),VDD 和 SRAM 阵 列 的 N
阱 电 压 被 同 时 从 1.2V 下 降 到 数 据 保 存 电 压 0.5V。 由 于 电 压 下 降 , 平 均 位 单 元
泄 漏 降 低 到 了 约 1/10 到 2.8pA/bit。 在 实 验 (b) 中 ,SRAM 的 VDD 降 低 到 0.5V
而 pMOS 的 N 阱 电 压 保 留 在 标 准 电 压 1.2V。 相 比 实 验 (a),pMOS 背 栅 效 应 有
效 地 再 降 低 了 平 均 单 元 漏 电 流 30% 到 了 约 2pA/bit, 主 要 是 由 于 pMOS 亚 阈 值 泄
漏 的 减 少 。 实 验 (c) 中 SRAM 阵 列 的 VDD 和 N 阱 电 压 保 持 在 1.2V 而 阵 列 虚
地 电 压 ( 图 9 中 的 SRAMVSS) 从 0V 上 升 到 0.7V, 在 相 同 的 保 留 电 压 0.5V 限
制 下 。 升 高 的 SRAMVSS 有 效 地 阻 止 了 SRAM nMOS 的 背 栅 电 压 并 且 减 小 了
nMOS 的 亚 阈 值 泄 漏 。 该 设 计 中 , 实 验 (b) 的 泄 漏 减 小 和 实 验 (c) 获 得 的 减
小 值 差 不 多 。 实 验 (a) 至 (c) 测 试 的 所 有 这 三 种 偏 置 方 案 1Mb SRAM 宏 都 支
持 。
XXIII

图 12. 待 机 、 低 功 耗 和 高 速 操 作 模 式 下
图 13. 1Mb ULP SRAM 宏 的 最 大 访 问 频 率 - 电 源 电 压 图
1Mb SRAM 宏 单 元 的 待 机 泄 漏
图 12 显 示 了 在 待 机 、 低 功 耗 和 高 速 操 作 模 式 下 1Mb SRAM 的 待 机 泄 漏 电
流 。 待 机 模 式 下 ,VDD 为 0.5V 时 1Mb SRAM 宏 模 块 产 生 了 12 μA 泄 漏 。 而 漏
电 流 在 VDD 为 0.7V 的 低 功 耗 工 作 状 态 下 上 升 到 了 22 μA, 在 VDD 为 1.2V 的
高 速 工 作 状 态 下 上 升 到 了 90 μA。 三 种 操 作 模 式 下 N 阱 电 压 均 保 持 在 1.2V。 在
高 速 模 式 下 , 通 过 打 开 nMOS 的 休 眠 特 性 并 且 在 1Mb SRAM 的 七 个 未 选 择 的 子
阵 列 中 浮 空 位 线 , 待 机 泄 漏 由 于 全 部 SRAM 减 少 了 70% 而 下 降 到 74 μA。 随 着
阵 列 泄 漏 的 极 大 减 少 ,SRAM 宏 单 元 的 待 机 功 耗 由 外 围 电 路 的 泄 漏 支 配 。 在 外
围 电 路 中 使 用 休 眠 晶 体 管 有 望 进 一 步 减 小 总 体 的 SRAM 待 机 泄 漏 。
图 13 显 示 了 1Mb SRAM 宏 模 块 的 最 大 访 问 频 率 。SRAM 能 在 一 个 很 宽 的
电 源 电 压 范 围 ( 从 1.2V 到 0.5V) 下 工 作 。 在 标 准 电 压 1.2V 下 达 到 1.1GHz 频
率 , 在 0.7V 电 压 下 达 到 250MHz 频 率 。 这 一 性 能 代 表 着 同 类 待 机 功 耗 和 SRAM
容 量 下 的 已 报 告 的 最 高 访 问 性 能 。
VIII. 总 结
在 65nm 八 层 金 属 ULP 逻 辑 工 艺 下 , 为 移 动 应 用 设 计 了 一 种 1Mb SRAM 宏
模 块 , 性 能 达 到 1.1GHz 操 作 频 率 以 及 12 μA 泄 漏 电 流 。 对 晶 体 管 、 处 理 工 艺 和
电 路 设 计 技 术 的 共 同 优 化 是 在 超 低 待 机 泄 漏 电 流 下 获 得 高 访 问 速 度 的 关 键 。 单
轴 应 变 硅 工 艺 已 经 被 证 明 为 低 功 耗 SRAM 设 计 提 供 了 显 著 的 性 能 / 泄 漏 功 耗 折
中 。 仔 细 选 择 最 优 化 的 晶 体 管 VT、SRAM Vmin、 以 及 位 单 元 尺 寸 以 获 得 全 局
阵 列 泄 漏 和 工 作 速 度 的 最 佳 解 决 方 案 。 采 用 集 成 泄 漏 减 少 方 法 来 减 少 ULP 工 艺
中 主 要 的 待 机 泄 漏 因 素 , 例 如 位 线 结 泄 漏 电 流 和 pMOS 的 亚 阈 值 泄 漏 。 通 过 减
少 SRAM 阵 列 轨 到 轨 的 电 压 和 在 待 机 模 式 下 给 有 浮 空 位 线 的 SRAM pMOS 管 加
背 栅 偏 置 , 获 得 了 10 倍 的 阵 列 泄 漏 减 少 。
XXIV

书 面 翻 译 对 应 的 原 文 索 引
[1] Meenatchi Jagasivamani, Dong Sam Ha. Development of a Low-Power SRAM Compiler[J].
IEEE Int. Circuits and Systems (ISCAS), vol. 4, May 6-9, 2001, pp. 498-501.
[2] Yih Wang. A 1.1 GHz 12 _A/Mb-Leakage SRAM Design in 65 nm Ultra-Low-Power
CMOS Technology With Integrated Leakage Reduction for Mobile Applications [J]. IEEE
JOURNAL OF SOLID-STATE CIRCUITS, VOL. 43, NO. 1, JANUARY 2008, 172-179
XXV