Micro Systeem Technologie - Innovatie, Energie & Productrealisatie

processtappen waarbij patronen chemisch gemodificeerd (geleidend,
halfgeleidend, niet-geleidend) silicium worden opgebracht. Een enkel- of
meervoudig microscopisch gebrek in de wafer of in één of meer van de
patroonstappen kan er toe leiden dat een gedeelte van de wafer geen
correcte structuur heeft. Het blijkt nagenoeg onmogelijk perfecte wafers
te fabriceren.
De strategie om deze imperfecties het hoofd te bieden is de wafer te
verdelen in meerdere, zich herhalende patronen. De wafers worden bij de
dicing in identieke dies gehakt. De aanduiding die is beter bekend onder
de naam chip (Figuur 1). Dicing geeft dus de mogelijkheid later alleen die
chips uit de productieketen te verwijderen die bij het testen van de
individuele dies gebreken vertonen. Het percentage correcte dies van het
totale aantal dies op de wafer wordt de yield genoemd. De overgebleven
chips worden voorzien van in- en uitvoer connecties (bounding). De test
van de uiteindelijke behuisde chip kan ook nog enig verlies opleveren.
De wafer van Figuur 4 bevat 165 dies, elk met een oppervlak van
250 mm 2 en ongeveer 55 miljoen 0,18 µm transistoren.
2.2. Micromachining
Figuur 3 Het chip maak proces [10].
Figuur 4 Een 200mm (8") diameter wafer met Intel ® Pentium 4 processors.
De belangrijkste fabricagetechnieken voor MST zijn dezelfde technieken als
die toegepast worden bij IC fabricage (Figuur 3). Met o.m. lithografische
copy of wat is mst.doc(21-11-06) - 7/61