ampirik kip ayrışımı için kübik esnek şerit aradeğerleme yönteminin ...

AMPİRİK KİP AYRIŞIMI İÇİN KÜBİK ESNEK ŞERİT ARADEĞERLEME
YÖNTEMİNİN APKD ÜZERİNDE GERÇEKLENMESİ
FPGA IMPLEMENTATION OF CUBIC SPLINE INTERPOLATION METHOD FOR
EMPIRICAL MODE DECOMPOSITION
Serhat Çağdaş , Anıl Çelebi
İşaret ve Görüntü İşleme Laboratuarı (KULIS),
Elektronik ve Haberleşme Mühendisliği Bölümü, Kocaeli Üniversitesi
ÖZETÇE
Bu çalışmada, ampirik kip ayrışımı (AKA) işlemi için kübik
esnek şerit ara değerleme yöntemi alan programlanabilir
kapı dizisi (APKD) üzerinde gerçeklenmiştir. Yöntemin
yazılımsal uygulamasından farklı olarak donanımsal
gerçeklemede, performans ve kaynak kullanımı kriterleri göz
önünde bulundurularak bir donanım mimarisi tasarlanmıştır.
Deneysel çalışmalarda da gerçeklenen donanım mimarisinin
yazılıma göre yaklaşık 900 kat daha hızlı sonuç ürettiği
gözlemlenmiştir. Tasarım sınıflandırma amaçlı kullanılan
yöntemlerden ampirik kip ayrışımı (AKA) yöntemi ile başarılı
bir şekilde tümleştirilmiştir.
ABSTRACT
In this work, cubic spline interpolation method is
implemented on a field programmable gate array (FPGA) to
be used for real time empirical mode decomposition.
Different from the software implementation of the method, in
the hardware implementation, a hardware architecture is
designed with performance and resource usage under
consideration. According to the experimental results, the
hardware architecture performed the computation
approximately 900 times faster compared to the software
implementation. The designed hardware architecture is
successfully integrated with empirical mode decomposition
(EMD) method which generally is utilized as a building block
of classification methods proposed in the literature.
1. GİRİŞ
Esnek şerit ara değerleme yöntemi günümüzde, bilgisayar
grafikleri, uydu davranış kontrolü, veri analizi, imge ve video
işleme, biyomedikal sinyal işleme ve sismik analiz gibi
mühendislik uygulamalarında yaygın olarak kullanılan bir ara
değerleme yöntemidir[1]. Önceleri, bu yöntemin getirmiş
olduğu aşırı hesaplama ve hafıza yükünden dolayı bu işlemler
ancak genel amaçlı işlemciler ile gerçekleştirilebiliyordu.
Fakat günümüzde DSP ve APKD gibi yüksek işlem gücü
sağlayabilen platformların gelişmesi ve artan yonga üzeri
bellek alanı sayesinde bu yöntem kişisel bilgisayarlardan
kurtulmayı başarmıştır[2]. Özellikle APKD’lerin paralel
işlemler yapabilmeye olanak sağlayan mimarisi ve yeterli
yonga üzeri hafıza kapasitesine sahip olması bu yöntemin
donanımsal olarak gerçekleştirilmesine olanak sağlamıştır.
Bu çalışma Kocaeli Üniversitesi BAP programı çerçevesinde
2011/002 no'lu proje kapsamında desteklenmektedir. Bu
çalışmada kullanılan, APKD üzerinde donanım geliştirme
yazılımları Xilinx firması tarafından bağışlanmıştır.
978-1-4673-0056-8/12/$26.00 ©2012 IEEE
srhtcgds@gmail.com, anilcelebi@kocaeli.edu.tr
[3]'de önerilen sinüs üreteci mimarisinde de kübik esnek şerit
ara değerleme yöntemi kullanılmıştır ancak, yöntem sadece
sinüs fonksiyonu için gerçekleştirilmiş olup, sabit aralıklarda
ara değerleme yapılmıştır. Kontrol noktalarının sabit olması
nedeniyle ara değerleme işlemine herhangi bir işlem
yapmadan başlanabilmektedir. Bu çalışmada önerilen
donanım mimarisi ise AKA yönteminin donanım mimarisinde
kullanılacağı için sabit olmayan kontrol noktası sayısı ve
değeri için ara değerleme işlemini yapabilecek şekilde
tasarlanmıştır.
2. KÜBİK ESNEK ŞERİT ARADEĞERLEME
Kübik esnek şerit, adet kontrol noktasından geçen üçüncü
dereceden polinomlardan oluşan ve esnek bir şeride benzeyen
yapıya verilen isimdir. Bu polinomların genel formülü eşitlik
(1)'de görülmektedir.
() = ( − ) + ( − ) + ( − ) + [4] (1)
Burada =1,2,..,'e kadar devam ederken, , , ve
ilgili polinomun katsayıları, de değeri bilinen kontrol
noktalarını temsil etmektedir. Çizilen esnek şeridin kübik
esnek şerit olarak kabul edilebilmesi için aşağıdaki dört koşulu
sağlaması gerekmektedir:
• Parçalı () fonksiyonu bütün noktaların ara
değerlemesini yapmalı.
• Parçalı () fonksiyonu bütün noktaların ara
değerlemesini yapmalı.
• Parçalı () fonksiyonu, [ , ] arası sürekli olmalı.
• Bu fonksiyonun birinci türevi ′() , [ , ] arası
sürekli olmalı.
• Bu fonksiyonun ikinci türevi ′′(), [, ] arası sürekli
olmalı.
Kübik esnek şeridin bu dört özelliğini kullanarak , , ve
katsayıları aşağıdaki çıkarımlarla bulunabilir. Parçalı ()
fonksiyonun bütün noktaların ara değerlemesini yapacağı
özelliğinden eşitlik (2)'de görülen sonuca ulaşılabilir. Burada
(2) ve (3) numaralı eşitlikleri kullanarak katsayısı
bulunabilir.
( ) =
() = = ( −) +( −) +( −)+ = (2)
(3)

Bir sonraki adımda kübik esnek şeritlerin üçüncü özelliği
kullanılırsa eşitlik (4) elde edilir.
′( ) = ′( )
‘ () =
‘ ( ) = 3 ( − ) +2 ( − )
+
= 3 ( − ) +2 ( − )+
Üçüncü adım olarak da kübik esnek şeritlerin dördüncü
özelliği kullanıldığında yine eşitlik (5) için elde edilir.
′′() = ′′(), ′′() = ′′() = 6 ( − ) + 2 ′′() = 6 ( − ) + 2 2 =6 ( − ) + 2 Eşitlik (5)'de ℎ= − ve ′′() = ifadeleri
kullanılırsa
2 =6ℎ + 2 =
(6)
+ 6ℎ
katsayısı da elde edilmiş olur. Bulunan sonuçlarda
katsayısının diğer denklemlerle tekrar düzenlenmesiyle
birlikte genel formüller aşağıdaki gibi olur.
= +
6ℎ
= 2
= + +ℎ
ℎ
− 2 6
= n adet kontrol noktası bulunan bir kübik şerit için 4 adet
bilinmeyen var demektir. Fakat yukarıdaki işlemlerle ancak
4-2 adet denklem elde edilebilir. Bu da sınırlardan
kaynaklanmaktadır. Bu sorunu çözmek için sınır koşulları
belirlenmelidir. Bu noktada belirlenen üç adet durum vardır ve
bu durumlar için üç farklı kübik esnek şerit ortaya çıkar:
• Natural Splines: Bu şeritlerde n noktalı kübik şeritte baş
ve son noktanın ikinci türevleri 0 kabul edilir. Yani,
(4)
(5)
(7)
=0 ve =0 (8)
• Clamped Splines: Şeridin baş ve son noktalarının birinci
türevlerine sabit sayılar atanır.
′ ( ) = ve ′ ( ) = (9)
• Not-a-Knot Splines: Üçüncü türevler eşitlenir.
′′′ ()=′′′ () ′′′ ()=′′′ () (10)
Bu çalışmada yaygın olarak kullanılması sebebiyle natural
spline sınır koşulları kabul edilmiştir. Sınır koşullarının
belirlenmesi ile elde edilen 4n adet denklem eşitlik (11)'de
görülen bir tri-diagonal matris sistemine indirgenebilir. Bu
matris sisteminin çözülmesi sonucunda bulunan değerler
(ikinci türevler) de eşitlik (7)'de yerine konulduğunda kübik
esnek şeritler çizilmeye başlanabilir.
3. APKD ÜZERİNDE GERÇEKLEME
Yukarıda yapılan işlemler ve sonuçtaki katsayıların
çıkarımları göz önünde bulundurulduğunda gelen kontrol
noktalarının indisleri, değerleri, matris değerleri ve ikinci
türev sonuçlarının bir bellekte saklanması gerektiği görülür.
Buna çözüm olarak tasarımda gelen indis ve değerleri için
birer, matrise dönüştürülmüş denklemlerde matrisin sağ ve sol
tarafı için birer ayrıca ikinci türev sonuçları için bir adet
olmak üzere toplamda beş adet RAM yapısı kullanılmıştır.
Bunlara ek olarak girişe gelen ve RAM bellekte saklanan
ardışık verileri birlikte kullanma ihtiyacı olduğundan dolayı
(örneğin matrisin sağ tarafının ikinci satır elemanı
hesaplanacağı sırada , , , , ve değerleri) 3 adet D
tipi yaz boz içeren bir kaydırmalı kaydedici (KK)
tasarlanmıştır.
Tasarımda öncelikli amaç kontrol noktaları gelmeye
başladığı anda indis, değer ve matrisler için ayrılan RAM
yapılarına veri yazmaya başlamak ve son kontrol noktası
geldiğinde matrislerin yerine koyma işlemi ile çözülebilecek
sadelikte olmasıdır. Bu amaç doğrultusunda tasarımın genel
mimarisi Şekil 1'deki gibi oluşturulmuştur.
3.1. LHSM Hesapla Öbeği
Şekil 2’de görülen LHSM hesaplama yapısı tri-diagonal
matrisin sol tarafındaki sayıları yukarıdan aşağıya doğru gelen
sayılara uygun olarak köşegenin solundaki elemanları (2.
satırda ℎ, 3. satırda ℎ vb.) yok edecek şekilde hesaplar ve
LHSM RAM ine gönderir. Matristeki ℎ elemanları indis
değerlerine döndürülürse,
ℎ = − 2(ℎ +ℎ )=2( − ) (12)
Şekil 3’deki blok verilerin indirgenip köşegen verilerinin
RAM belleğe gönderilmesini sağlar. Elde edilen tridiagonal
matriste köşegen elemanlarının sağ tarafındaki
değerlerin ayrı bir RAM de tutulmasına gerek yoktur.
Çünkü bu veriler indislerin tutulduğu matriste zaten
mevcuttur ve tridiagonal matrislerin özelliğinden dolayı
indirgeme sonucu herhangi bir değişikliğe uğramazlar.
(11)

Şekil 1: Önerilen kübik esnek şerit ara değerleme donanımının mimarisi.
Şekil 2: LHSM Hesapla öbeğinin mimarisi
Şekil 3: RHSM Hesapla öbeğinin mimarisi.
Şekil 4: İkinci Türev Hesapla öbeğinin mimarisi
3.2. RHSM Hesapla Öbeği
Şekil 2’de iç yapısı görülen RHSM hesaplama öbeği tridiyagonal
matrisin sağ tarafındaki veri grubunu LHSM
hesaplama öbeğinden gelen katsayılar yardımıyla hesaplar ve
RHSM RAM öbeğine gönderir. Şekil 4’deki blok matrisin sol
tarafı ile eş zamanlı şekilde sağ tarafın veri grubunun da
indirgenmesini sağlar.
3.3. İkinci Türev Hesapla Öbeği
Tasarlanan donanım mimarisinde girişe son kontrol noktası
geldiğinde indirgenmiş matrisler, indisler ve değerler
hesaplanmış olmaktadır. Bundan sonra kalan ikinci türevleri
bulma işlemini ikinci türev hesaplama öbeği geriye koyma
işlemini kullanarak yapar ve artık ,,ve değerlerini
bulmak için gerekli bütün veriler elde edilmiş olur. İkinci
Türev Hesapla öbeğinin mimarisi Şekil 4’de görülmektedir.
4. ARA DEĞERLEME DONANIMININ ARA
YÜZÜ
Önerilen kübik esnek şerit ara değerleme mimarisinin AKA
hızlandırıcı gibi daha büyük sistemler ile tümleştirilebilmesi
için bir sinyalleşme yapısı ve bu sinyalleşmenin yapılacağı
fiziksel bir ara yüze sahip olması gerekmektedir. Şekil 5 ve
Şekil 6'da sırasıyla bu çalışmada önerilen kübik esnek şerit
ara değerleme mimarisinin sahip olduğu fiziksel ara yüz ve
sinyalleşme yapısı görülmektedir.
Şekil 6'da gösterilen sinyalleşme yapısına bakıldığında
ara değerleme donanımının çalışmaya başlaması için
öncelikle basla sinyalinin yüksek seviyede tutulduğu
görülmektedir. Daha sonra da sırasıyla kontrol noktaları ve bu
noktaların veri dizisi içerisindeki konumlarını gösteren din ve
yin sinyalleri wclk isimli bir saat işareti ile eş zamanlı bir
biçimde ara değerleyiciye gönderilmelidir. Tasarım, ikinci
türev hesapla öbeğine geçmeden önce N sayısı kadar kontrol
noktasının gelmesini bekler.
Son nokta geldiğinde ise N saat darbesi zamanı kadar bir
sürede geriye koyma işlemi ile ikinci türev değerlerini bulur
ve ara değerleme sonuçlarını vermeye başlar. Model üzerinde
din girişi kontrol noktalarının indekslerini, yin giriş
değerlerini, wclk değerlerin geldiğine dair eş zamanlama
sinyalini ve basla sinyali de ara değerlemeye başlama
uyarısını alırken, dv geçerli veri bilgisini, cikis ise ara
değerleme sonuçlarını gösterir.
5. GERÇEKLEME SONUÇLARI
Tasarım VerilogHDL ile kodlanmıştır ve ISIM benzetim
aracı ile fonksiyonel olarak geçerlenmiştir. Elde edilen
sonuçlar esnek şerit ara değerleme algoritması kullanılarak
elde edilen sonuçlar ile karşılaştırılmıştır.

Ara değerleme algoritması ve önerilen donanım mimarisi için
elde edilen sonuçlar Şekil 7'de grafik olarak gösterilmiştir.
Tablo 1'de tasarımın gerçekleştirilmesinde kullanılan hedef
APKD için kaynak kullanım miktarları verilmiştir. Sentez
sonuçlarına göre önerilen donanım mimarisinin çalışma
frekansı 8.9MHz olarak gözlemlenmiştir. Bu değerin düşük
olmasının sebebi bölme işlemi için birleşimsel dizi şeklinde
bir tasarım gerçeklenmiş olmasıdır. Bu bölme devresi
birleşimsel bir dizi yerine sıra düzensel (pipelined) bir yapı ile
gerçeklenirse çalışma frekansı kolayca 100MHz'in üzerine
çıkarılabilir. Önerilen donanım mimarisi [3]'den farklı olarak
değişken sayıdaki kontrol noktası için ara değerleme
yapabilir. 8.9MHz çalışma frekansı için yazılım ile bir
karşılaştırma yapıldığında tasarlanan mimarinin 900 kat daha
hızlı olduğu gözlemlenmiştir.
6. SONUÇ
Bu çalışmada, kübik esnek şerit ara değerleme yöntemi
APKD üzerinde gerçeklenmiştir ve elde edilen donanım
mimarisi sınıflandırma amaçlı donanım hızlandırıcılar
içerisinde rahatlıkla kullanılabilir. Günümüzde bu işlemlerin
DSP ve uygulamaya özel tümleşik devreler ile
gerçekleştirilmiş çözümler bulunmaktadır. Önerilen yapı
uygulamaya özel tümleşik devrelerden daha ucuz, DSP
yongalarına göre ise daha hızlı çalışabilmektedir. Bu çalışma
Kocaeli Üniversitesi BAP programı kapsamında desteklenen
"İmge ve Video İşaretlerinde Sınıflandırma İşlemi için
Donanımsal Hızlandırıcı" isimli bilimsel araştırma projesi
çerçevesinde bugüne kadar gerçekleştirilen çalışmalar sonucu
elde edilmiştir ve çalışmalar devam etmektedir.
Şekil 5: Kübik esnek şerit ara değerleme ara yüzü
Şekil 6: Kontrol noktası değerleri giriş başlangıcı
Şekil 7: Ara değerleme sonuçları
Tablo 1: Kaynak kullanımı
Hedef APKD Xilinx Spartan 6 – xc6slx45-3csg484
Slice Registers 583/54576
Slice LUTs 10930/27288
Occupied Slices 3087/6822
RAMB16BWERs 5/116
BUFG - BUFGMUXs 2/16
DSP48A1s 30/58
I/O 132/320
7. KAYNAKÇA
[1] M.-H. Lee, K.-K. Shyu, P.-L. Lee, C.-M. Huang ve Y.-J.
Chiu,”Hardware Implementation of EMD Using DSP and
FPGA for Online Signal Processing”,Industrial
Electronics, IEEE Trans. on , 58 (6) : 2473–2481 , 2010.
[2] N. E. Huang, Z. Shen, S.R. Long, M.C. Wu, H.H. Shih,
Q. Zheng, N.C. Yen, C.C. Tung ve H.H. Liu, “The
empirical mode decomposition and the Hilbert spectrum
for nonlinear and non-stationary time series analysis”,
Proc. R. Soc. London. A., Math. Phys. Eng. Sci. vol. 454
no. 1971 pp. 903-995, 1998.
[3] H. S. Dhillon, ve A. Mitra, “A Low Power Architecture
of Digital Sinusoidal Generator Using Cubic Spline
Interpolation”, IETE Journal of Education, vol. 47, no. 3,
pp. 129-136, July-Sept. 2006.
[4] C. O'neal, ''Cubic Spline Interpolation'', Acta
Mathematica Hungarica, 107(May): 493-507, 2002