Flipflops und Zählerentwurf - Technische Informatik

Praktikum GTI Versuch 3: Flip-flops und Zählerentwurf
S R Q n Q n+1 Funktionalität
0 0 0 0 Beide Eingänge sind 0, der
vorherige Zustand wird
0 0 1 1 gespeichert
0 1 0 0
0 1 1 0
Der reset Eingang ist 1, d.h.
der Ausgang Q wird 0
1 0 0 1 Ist der Setzeingang 1, so
wird das FF gesetzt, d.h. der
1 0 1 1 Ausgang Q wird 1.
1 1 0 X Dieser Zustand darf beim
RS-FF nicht auftreten. Der
1 1 1 X
Ausgangszustand des FF ist
nicht definiert.
Tabelle 1.1.1: Wahrheitstabelle für einen RS Flip-Flop
RS-Flipflops können sowohl mit NAND- als auch mit NOR-Gattern aufgebaut werden. Bild
1.1.1 zeigt den grundlegenden Aufbau eines auf NOR-Gattern basierenden RS-FF.
Bild 1.1.1: Ungetaktetes RS-FF aus NOR-Gattern
(RS-LATCH)
Bild 1.1.3 zeigt den Aufbau eines NAND-Gatter basierten RS-FFs mit Takteingang. Bild
1.1.4 zeigt das dazugehörige Symbolschaltbild des RS-FFs. Mit Hilfe des Takts (CLK) wird
definiert, wann die Eingangssignale S und R wirken. Ein getaktetes RS-FF wird häufig mit
clear (CLR) und pre-set (PRE) Anschlüssen versehen, die es erlauben das FF unabhängig vom
Takt und Vorzustand in einen wohl definierten Zustand zu versetzen. Die Eingänge CLR und
RRE dürfen nicht gleichzeitig verwendet werden.
S
R
Bild 1.1.2
Q
Q
3/20