Schaltnetze und Schaltwerke (update 9.1.03) - FZK

Hartmut Gemmeke 

Forschungszentrum Karlsruhe, IPE 

gemmeke@ipe.fzk.de 

Tel.: 07247-82-5635 

WS2002/2003 

Einführung in die Elektronik 

für Physiker 

Schaltnetze und Schaltwerke 

Abhängigkeitsnotation* für digitale Schaltsymbole 

• Variablen (Anschlüsse) steuern andere Variablen (Anschlüsse) 

es gibt steuernde und gesteuerte Variablen 

• Steuernde Variable erhält Identifikationsnummer 1, 2, ..., 

↓ 

wird an die zu steuernde Variable angebracht 

und ein Symbol für die logische Funktion der Beeinflussung 

• Abarbeitung von links nach rechts 

UND 

Symbol Bedeutung 

G UND 

V ODER 

N Exklusiv-ODER (steuerbare Negation) 

Z unveränderte Übertragung 

C Clock, Takt 

S Set 

R Reset 

EN Enable 

M Modus ausgewählt/oder nicht 

L Load 

T Toggle 

A Adresse 

CT Content (z.B. Zählerinhalt) 

*DIN 40 900 

Das Treibergatter ( ) wird 

durch die Abhängigkeits- 

Notation zum „und“-Gatter, 

ODER, 

oder 

XOR 

Logik 

∆ 

Die Logik wird bezüglich x 3 

von links nach rechts 

(durch Komma getrennt) 

ausgeführt, erst G1 dann V2 

Charakterisierung 

von Ausgängen 

Treiber 

Tristate 

Open Collector 

09.01.2003 Hartmut Gemmeke, WS2002/2003, Einführung in die Elektronik, Vorlesung 16 2

Beispiele zur Abhängigkeitsnotation I 

• Zwei 2:1 Multiplexer 

ein Steuereingang beeinflusst mehrere Eingänge, 

der Negationsstrich über der Nummer der 

Steuervariablen zeigt an , dass die negierte 

Steuervariable in der Verknüpfung zu benutzen ist. Das 

≥1 Zeichen bezeichnet das „oder“ für den Ausgang. Die 

horizontalen Trennstriche teilen die einzelnen 

Logikbereiche für den Ausgang ab. 

a 

G1 

d 0 1 

d 1 1 

d 2 1 

d 3 1 

≥1 y 0=a . d 0 +a . d 1 

≥1 y 1=a . d 2 +a . d 3 

• 4:1 Multiplexer 

hier sind zwei Steueranschlüsse a 0 und a 1 durch die 

geschweifte Klammer zu einer Steuervariablen mit dem 

0 

Wertebereich 0bis 3= 

zusammengefasst, d.h. d 0 wird 

3 

nur erfasst, wenn a 0 und a 1 = 0 sind, oder d 3 , wenn a 0 

und a 1 = 1 sind. 

a 0 0 

a 1 1 

d 0 0 

d 1 1 

d 2 2 

d 3 3 

G 0 3 

≥1 y=a 0 . a 1 

. d0 +... 

09.01.2003 Hartmut Gemmeke, WS2002/2003, Einführung in die Elektronik, Vorlesung 16 3 

Beispiele zur Abhängigkeitsnotation II 

Vorwärts-/Rückwärtszähler mit synchronen 

Ladeeingängen und steuernder Wirkung 

eines Inhaltes (Content CT) 

• 3 Betriebsarten (0 - 2) Modus M: 

0 (Load=0 & Up=0): abwärts zählen (-), wenn 

Enable(4) = 1 

1 synchron mit dem Takt (C) Daten D laden 

1, 5 D (D für Daten zusätzlich eingeführte 

Identifikation für die Eingänge d 0 - d 3 ) 

2 Notation 2,4+ bedeutet Zählerstand 

inkrementieren, wenn Enable(4) = 1 

• Übertragsausgang* CO wird vom 

Zählerinhalt CT gesteuert, d.h. = 1 wenn: 

– Wenn beim Vorwärtszählen (Modus 2) der 

Zählerinhalt 15 beträgt (2,4 CT=15) bzw. 

– Wenn beim Abwärtszählen (Modus 0) der 

Inhalt des Zählers 0 ist (0,4 CT=0) 

– In beiden Fällen muss Enable(4) = 1 sein 

*counter overrange 

Load 

Up/Down 

Enable 

Clk 

d 

d 

d 

d 

0 

1 

2 

3 

0⎫ 

0 

⎬M 

1⎭ 

2 

04 , CT = 0/ 24 , CT = 15 CO 

EN4 

04 , − / 1, C5/ 24 , + 

15 , D 

15 , D 

15 , D 

15 , D 


Systematik digitaler Schaltungen 

1. Schaltnetze 

x 1 

= digitale Schaltungen ohne Speicher 

x 2 

. 

= kombinatorische Logik 

. 

. 

. 

= Vektoren boolescher Funktionen 

. 

. 

. 

. 

. 

. 

2. Schaltwerke (finit state machine, FSM) 

. 

= Schaltnetze für m Eingangsvariable, 

n Zustands- und o Ausgangs-Variable 

+ Speicher für Zustandsvariablen Z 

+ Rückführung der Zustandsvariablen m 

auf den Eingang 

Schaltnetz 

X 

+ Taktgeber 

→ Y = f(X,Z) 

= Ausgangsvektor 

→ X = Eingangsvektor 

→ Z(t k ) = letzter Zustandsvektor 

zur Zeit t k 

Schaltnetz 

y 1 

y 2 

. 

. 

Ausgangsvektor 

. 

. 

. 

y = f(x 1 ,...x n 

. 

) 

. 

y m 

x n 

Z(t k +1) 

n 

Z(t k ) 

o 

Y(X,Z) 

Zustandsvariablen 

Speicher 

φ Takt 


Beispiele für Schaltnetze I 

• Dekoder 1 aus 4 

• Anwendung: aus binärer Adresse ein Gatter oder Chip selektieren: 

n 

a 1 

a 0 

y 3 

y 2 

y 1 

y 0 

Negation 

0 

1 

2 

3 

0 0 

0 1 

1 0 

1 1 

a0⋅a1 a0 ⋅a1 a0⋅a1 a0⋅a1 

0 0 0 1 

0 0 1 0 

0 1 0 0 

1 0 0 0 

einlagiges 

Netz 


Beispiele für Schaltnetze II 

• Multiplexer 4:1 

– Es gibt verschiedene Eingangsinformationen d 0 – d 3 . 

Eine Datenleitung d i soll mit den binären Selektoren 

a 0 , a 1 , d.h. einem Dekoder, ausgewählt und auf eine 

Ausgangsleitung y geschaltet werden 

a 0 0 

a 1 1 

d 0 0 

d 1 1 

d 2 2 

d 3 3 

G 0 3 

≥1 y=a 0 . a 1 

. d0 +... 


Rechenwerk als Beispiel für Schaltnetze I 

• Halbaddierer (ohne Übertrag einer Vorstufe): 

– 0 + 0 = 0, Summe Σ =0 

– 1 + 0 = 0 + 1 = 1, Summe Σ =1 

– 1 + 1 = 10, d.h. Summe Σ =0 und Carry (Übertrag) C = 1 

a b 

0 0 

0 1 

1 0 

1 1 

Σ C 

0 0 

1 0 

1 0 

0 1 

Σ = a ⊕ b 

C = a ⋅ b 


Rechenwerk als Beispiel für Schaltnetze II 

• Volladdierer ⇔ Carry der Vorstufe berücksichtigt 

0 0 0 

0 0 1 

0 1 0 

0 1 1 

1 0 0 

1 0 1 

1 1 0 

1 1 1 

Σ i 

C i 

C i -1 a i b i 

Symbol für Volladdierer 

0 0 

1 0 

1 0 

0 1 

1 0 

0 1 

0 1 

1 1 

C 

Σ 

1 

2 

Σ i 

= (a i 

⊕ b i 

) ⊕ C i-1 

C i 

= a i 

⋅ b i 

+ C i-1 

⋅ (a i 

⊕ b i 

) 


Rechenwerke III 

• Beispiel: duale Addition von A = 13 und B = 9 mit einem 4-Bit Addierer 

• A = 13 1 1 0 1 

• B = 9 1 0 0 1 

-------------------------------- 

• 1 0 1 1 0 = Σ 

C 4 = Übertrag für den nächsten Addierer 

• Binäre Zahlendarstellung mit beliebigen Vorzeichen 

– „führendes“ Bit = Vorzeichen: 0 = + , 1 = − 

– Standard-Darstellung: a = ( sign(a), ⎜a⎟ ) (Problem, 0 kommt 2-mal vor, Rechenwerk muss für 

Subtraktion umgestellt werden) 

• Subtraktion = Addition einer negativen Zahl 

⇒ Zweier-Komplement = Einer-Komplement +1 

• z.B. Darstellung von -1 oder eine Subtraktion 13 - 1 =12 

sign sign 

• 1 0 0 0 0 1 13 0 1 1 0 1 

• 1-Komplement 1 1 1 1 0 -1 1 1 1 1 1 

• +1 0 0 0 0 1 

--------------------------------------------------------------------------------------------------------- 

• -1 = 1 1 1 1 1 Σ = 12 (1) 0 1 1 0 0 


Rechenwerke IV 

• Zahlendarstellung für n = 4 im 2er-Komplement 

– positive Zahlen bis 2 n –1 negative Zahlen bis 2 n 

0 0 0 0 0 0 0 0 0 0 0 0 

1 0 0 0 0 1 -1 1 1 1 1 1 

2 0 0 0 1 0 -2 1 1 1 1 0 

3 0 0 0 1 1 -3 1 1 1 0 1 

: : 

15 0 1 1 1 1 -15 1 0 0 0 1 

-16 1 0 0 0 0 

• 4-Bit Volladdierer in Hardware 

Summe 

0 

• Summe A+B für C 0 

= 0 

• Differenz (A-B) = A + B + 1 

mit C 0 

= 1 !! 

Differenz 

1 


Schaltwerk = sequentielle Logik 

• Beschreibung: 

– Schaltung 

– Zustandsfolge-Tabelle, -Funktion 

– Flussdiagramm 

– Zustandsdiagramm, -graph 

• Zustandsdiagramm besteht aus 

Power-on 

Zustandsdiagramm 

S 0 S 1 

x 0 

S 2 

– Knoten, die den Zustand S k 

beschreiben, und 

– Kanten, die die Übergangsbedingungen 

x i zwischen den 

Zuständen definieren. 

• Beispiel: für ein Zustandsdiagramm 

– S0: Anfangszustand nach Power-on 

– S1: Übergangszustand 

– S2: Verzweigungszustand 

– S3: Wartezustand 

x 3 

x 3 

x 2 

x 1 

x 2 

S 3 


Beispiele Schaltwerke I 

Asynchrones RS-Flip-Flop mit NOR-Gattern (ungetaktet) 

Schaltung Wahrheitstafel Impulsdiagramm Flussdiagramm 

R 

S 

≥1 

≥1 

q 

q 

S 

R 

0 0 

0 1 

1 0 

1 1 

Q 

Q -1 

0 

1 

(0) 

S=R=1 nicht definiert, 

schaltungsabhängig 

[s,r]=[0,x],([1,1]) 

q=0 

s 

r 

q 

t 

t 

t 

n 

y 

s = 0 

n 

q = 0 

s = 0 

n 

r = 0 

y 

y 

n 

[s,r] = [0,1] 

q=1 

[s,r]=[x,0] 

[s,r] = [1,0] 

für 

beliebigen 

Zustand x 

Zustandsdiagramm 

q 

S 

R 

q 

Schaltungssymbol 

r = 0 

y 

q = 1 


Beispiele Schaltwerke II 

• Beispiel: RS-Flipflop mit NAND-Gattern 

• Anwendung: 

Entprellung einer mechanischen Taste 

(Tastatur schwingt nach) und hat eine 

mechanische Umschaltzeit t u 

• Wegen der Beschaltung tritt der Zustand 

S=R=0 nicht ein 

S 

R 

0 0 

0 1 

1 0 

1 1 

Q 

(1) 

0 

1 

Q -1 


Schaltwerke: Elementare Kippschaltungen 

• Definition: Kippschaltung = digitale Schaltung mit sprunghaftem 

Übertragungsverhalten 

– Schwellwertschalter (Schmitt-Trigger, haben durch Mitkopplung Hysterese) 

– stabile Kippschaltung (durch Rückkopplung selbsthaltend) 

– monostabile Kippschaltung (fällt nach bestimmter Haltezeit wieder in den stabilen 

Grundzustand zurück) 

– bistabile Kippschaltung (Flipflop) 

– astabile Kippschaltung (Multivibrator) 

• Bedeutsam für die 

Schaltungstechnik 

sind insbesondere 

die bistabilen 

Kippschaltungen 

ungetaktet 

z.B.: NOR-Basis-FF 

zustandsgesteuert 

z.B.:synchrone RS-FF 

Bistabile Kippglieder 

(Flipflop) 

taktgesteuert 

flankengesteuert 

(dynamisch) 

einflankengesteuert 

z.B.: D-FF 

zweiflankengesteuert 

z.B.: JK-MS-FF 


Synchrone (getaktete) Flipflops 

1. Über C Taktzustandsgesteuerte Flipflops 

(transparente synchrone FF) 

– RS-Flipflop 

• C = 0 entspricht R=S=1 und damit 

Q = Q(t-1) 

• C = 1 entspricht asynchronem 

RS-Flipflop 

• Schaltsymbol in Abhängigkeitsnotation: 

– D-Flipflop oder D-Latch (Halteschaltung) 

• C = 1 Q = D, Q = D, für C = 1 wirkt 

Rückkopplung für D = 0 als invertiertes 

Signal als „Reset“ auf R´ des RS-Flipflops 

• C = 0 Q = D(t-1) Q = D(t-1) 

• Schaltsymbol in Abhängigkeitsnotation: 


Taktflankengesteuerte Flipflops 

• digitale Differenziation einer Flanke 

mit 3 Ingredienzien: 

1. Ungerade Zahl von Invertern, um 

verzögertes (um T‘-T) und invertiertes 

Signal zu erzeugen 

2. „UND“-Gatter, um Vorderflanke heraus 

zu differenzieren 

3. „NOR“-Gatter für die Rückflanke 

• Anwendung: 

– flankengetriggertes RS- oder D- 

Flipflop entspricht Zustandsflipflop mit 

T = Clock und 

– Clock´ = A 1 Übernahme von R, S oder 

D mit steigender Flanke L → H oder 

– Clock´ = A 2 (verzögerte) Übernahme 

mit fallender Flanke H → L 

• Problem 

– Verzögerung ist abhängig von 

verwendeter Technologie 

T 

T 

T' 

A 1 

A 2 

1 1 1 

T'-T 

=> Master-Slave Flip-Flops 

T' 

& 

≥1 

A 1 

A 2 

t 

t 

t 

t 


Flipflops mit Zwischenspeicherung 

a) Zwischenspeicherung des Eingangszustandes 

b) Eingang verriegeln 

c) Zwischenspeicher ausgeben 

⇒ Optimale Zeitauflösung für Definition der Flanke 

⇒ 2 Flipflops: Master- und Slave-Flipflop 

beim Übergang von C H⇒ L wird der Masterzustand eingefroren 

und der Slave (sowie Ausgang) folgt dem Master, RS-MS-FF: 

• Anwendung: Register oder D-Flipflop 


• JK-Flipflop = flankengesteuertes RS-Flipflop + Rückkopplung 

⇒ J=K=1 Toggle = automatischer Wechsel des Ausgangszustands mit jedem Takt 

C 

L/H 

J 

K 

0 0 

0 1 

1 0 

1 1 

0 0 

Q n 0 

0 Q n 

Q n Q n 

Q n+1 

Q n 

0 

1 

Q n 

• JK-Master-Slave Flipflops 

R 

– Entkopplung von Ein- und Ausgang 

– Zusätzlich: 

• Preset und Clear 

S 

JK-Flipflop 

bei positiver Taktflanke 

übernimmt der Master 

den Eingang 

bei negativer Taktflanke 

übernimmt der Slave 

den Master 

Anwendung: Zähler, Schieberegister („Toggle“-Funktion wird benötigt) 


Allgemeine Multifunktionsflipflops 

Beispiel für Abhängigkeitsnotation 

• Flipflop mit folgenden Funktionen: 

– Halte altes Q 

– T = Toggle 

– L = Lade D 

D = Data 

C = Clock 

L 

0 

0 

1 

1 

T 

0 

1 

0 

1 

Q n+1 

Q n 

Q n 

D 

D 

• Bezeichnungen an Schaltsymbolen: 

– Dynamischer Eingang, reagiert auf 0 ⇒ 1 

– Dynamischer Eingang mit Negation, reagiert auf 1 ⇒ 0 

– Verzögerter Ausgang (solange wie Eingang auf 1 steht) 


Die wesentlichen Flipflop-Typen 

Übernimmt Information 

beim Taktübergang L/H. 

Gekennzeichnet durch ( ) 

j=k=1 ⇒ toggle 

Ausgang mit 2 ter 

Flanke ( ) 


Komplexe Digitalschaltungen: asynchrone Dualzähler 

Kombination von kombinatorischen (Boolesche Logik) und 

sequentiellen Schaltungskomponenten 

1. Zähler (gezählt werden die Pulse N) 

– Grundelement eines Zählers ist z.B. ein JK-Master-Slave Flipflop 

oder ein einflankengetriggertes D-Flipflop (Master-Slave) 

– Notwendig ist die Toggle Funktion J = K = 1 bzw. D-Flipflop mit D Q 

asynchrone Dualzähler: 

Vorwärtszähler: 

Slave ändert seinen 

Zustand bei 

negativer Flanke 

von N 

Rückwärtszähler: 

Slave ändert seinen 

Zustand bei 

positiver Flanke 

von N 


Synchrone Binärzähler 

1. Zählimpulse werden gleichzeitig auf alle Takteingänge der Zählerstufen 

gegeben ⇒ synchrones Umschalten der Kippstufen 

2. Kippstufe darf erst umschalten, wenn alle vorhergehenden Stufen auf „1“ 

sind entspricht J = K = 1, sonst J = K = 0 entspricht keine Änderung 

Übertrag für die 

nächste Zählstufe 

– keine Verzögerung zwischen Takt und Zählresultat 

– Untersetzer = Frequenzteiler 

– 4-Bit-Zähler = 1:16 Umsetzer 

– Beliebiger Untersetzungsfaktor durch „UND-Gatter“ 

der Q i verknüpft für ein CLR-Signal, z.B.: 1:10 

– Abhängig von der Stufe (Eingang oder Ausgang), auf 

die das Clear wirkt, ist CLR= Q 1 . Q 3 oder Q 0 . Q 3 


Schieberegister (FIFO=first in first out) 

Bei jedem Taktimpuls wird die Information um eine Stelle weitergeschoben 

Parallele Auslese über Q A 

... Q D 

. 

JK-MS-Flipflop 

J = K entspricht Verhalten von 

einem D-Flipflop Q(t+1) = J 

(j,k)=(0,1) & Takt ↓ => Q=0 

(j,k)=(1,0) & Takt ↓ => Q=1 

• Seriell ⇒ Parallel-Wandlung 

– Schieberegister mit Parallel-Ausgang 

– Entspricht Ring Buffer 

• Parallel ⇒ Seriell-Wandlung 

– Schieberegister mit Parallel-Eingang

Schaltnetze und Schaltwerke (update 9.1.03) - FZK

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?