Forschungsbericht 2015

Luftfahrt
Luftfahrt
PowerPC-based microprocessors) will soon no longer be
available. The following highly integrated components might
serve as alternative solutions:
• Microcontrollers and SoC‘s (Systems on a Chip) are promising
candidates. Especially in the automotive domain high
performance devices with a long availability are available
on the market. Internal RAM and flash memory reduces
the number of pins and therefore production costs as well
as the access time of the processor to the memory. There
are even redundant systems in which pairs of processors
operate in tandem (“lock step architecture”) with source to
sink error correction mechanisms for internal data transfers.
There are, however, some points that need to be clarified:
the integration of aviation-specific interfaces into a reduced
pin count SoC systems and
the analysis on internal concurrent data transfers.
• FPGAs (Field Programmable Gate Array) with embedded
processors offer a high-performance and a flexible integration
of application specific interfaces to the processor core.
In many instances (especially in “soft core” processors),
the computer core itself can be configured to meet specific
application demands. Long-term availability and independence
from hardware distributors is possible if the circuit
design (intellectual property) can be utilized on various
FPGA architectures.
Zugriffszeit des Prozessors auf den Speicher. Es existieren Produkte in
denen sich Paare von Prozessoren in Hardware gegenseitig überwachen
(Lock Step Architektur) und in denen Fehlerkorrekturmechanismen eine
Quellen-zu-Senke – Sicherung der internen Datentransfers übernehmen.
Dennoch gibt es viele offene Punkte wie z. B. die Anbindung Luftfahrtspezifischer
Interfaces an ein Pin-reduziertes SoC oder die Analyse intener,
konkurrierender Datentransfers.
Anforderungen erfüllen und in neue Avionikrechner eingebunden
werden
Können die bereits auf den Microcontrollern vorhandenen
Kommunikationssysteme als CCDL verwendet werden
Welche Möglichkeiten bieten sich, neue Kommunikationssysteme als
CCDL zu entwickeln
• Can the communications systems that are already implemented
on current microcontrollers be used in CCDL applications
• What possibilities are available for the development of new
CCDL communication systems
3. Software Reconfiguration
Cooperative research project “Sagitta”
Cooperation partner: Airbus Defence & Space
In modern aircraft there is a great number of functions
that support the pilot during each phase of flight. Depending
on the phase of the flight and the task to execute, functions
are activated or deactivated by the pilot. Some functions, for
example, might be required during takeoff or landing phases
or some are only required during certain mission phases of
the flight.
When the functions are activated or deactivated there
is a direct relationship with the required calculation time. In
today’s static configuration of multi-core software systems
in aviation and automotive industry, maximum calculation
times are reserved for these functions, as phases are not
considered. In order to use the resources of the computer
platform more effectively, however, the next logical step
would be the development of static software systems configurations
into reconfigurable software systems.
In such reconfigurable software systems, functions are
grouped according to their logical dependencies and then
combined into independent logical
function sets. During runtime the required logical function
sets are loaded dynamically by the scheduler of the Operating
System and the system is accordingly reconfigured.
This reconfiguration makes it possible to use processor
power that is, during this specific phase of flight, not used
by any function and therefore increase the efficiency of the
avionic system.
A scheduler that offers the required reconfiguration
capability is the HAMS, the “Hierarchical Asynchronous
Multicore Scheduler“ with its offline generated knowledgebase
(see figure 2) where predefined functions sets are
defined as software configurations along with the information
regarding the phases. During runtime these phases are
evaluated by the second level scheduler and the appropriate
function sets are loaded into the first level scheduler of the
individual core of the multi-processor system. Any reconfiguration
of functions is executed in real time, i.e. without
missing a time slot.
By software reconfiguration the multi-core processor
can be utilized more efficiently and therefore a smaller multicore
processor can be selected.
FPGAs (Field Programmable Gate Arrays) mit eingebetteten Prozessoren
bieten eine performante und flexible Anbindung von anwendungsspezifischen
Schnittstellen an den Rechnerkern. In vielen Fällen (insbesondere
bei „Soft Core“ Prozessoren) kann auch der Rechnerkern selbst anwendungsspezifisch
konfiguriert werden. Eine langfristige Verfügbarkeit und
eine Unabhängigkeit vom Hardware-Lieferanten ist gegeben, wenn der
Schaltungsentwurf (IP: Intellectual Property) auf unterschiedlichen FPGA-
Strukturen implementiert werden kann.
3. Rekonfigurierbare Software
Kooperatives Forschungsprojekt „Sagitta“
Kooperationspartner Airbus Defence & Space
2. Kommunikationssysteme für künftige Avionikrechner
Kooperatives Forschungsprojekt „Sagitta“
Kooperationspartner Airbus Defence & Space
Abb2: Übersicht HAMS Scheduler
2. Communications systems for the avionics computers of
the future Cooperative research project “Sagitta”
Cooperation partner: Airbus Defence & Space
In highly reliable avionics, communications systems are
required that can exchange data and events with other avionics
components (e.g. computers, sensors, actuators, HMI
elements) and couple multiple computers to obtain with
such a network a logical computer with very high reliability.
The second aspect above receives most of the research
attention at THI. It is necessary for the computer architecture
used in the sub-project described above to establish a
communication system that will connect a moderate number
of processing channels according to preset requirements
(cross channel data link: CCDL, cf. Figure 1:
• highly reliable data exchange between channels with
defined latency
• precise synchronization of the channels as well as
• very high reliability of the complete system (system availability
despite the failure of one or more nodes or connections)
Requirements
The following research questions still require attention:
• What are the detailed requirements that must be imposed
on communications systems so that they can act as CCDL
in future avionics computers
• To what degree are current CCDL implementations
- already able to meet the expected future requirements
- compatible with the newest avionics computers
Abb1: Beispiel eines Cross Channel Data Links
In hochzuverlässigen Avioniksystemen werden Kommunikationssysteme
benötigt, um mit anderen Avionikkomponenten (Rechner, Sensoren, Aktoren,
Mensch/Maschine-Schnittstellen) Daten und Ereignisse auszutauschen und
zur Kopplung mehrerer Rechner, um in deren Verbund einen logischen Rechner
mit sehr hoher Zuverlässigkeit zu erhalten.
Der Schwerpunkt der Arbeiten an der THI liegt hierbei auf dem zweiten Aspekt.
Es ist für die im vorstehend beschriebenen Teilprojekt entwickelten Rechnerarchitekturen
ein Kommunikationssystem bereitzustellen, welches eine moderate
Anzahl von Rechenkanälen anforderungskonform verbindet (Cross Channel Data
Link: CCDL, siehe Abbildung 1).
Anforderungen
hochzuverlässiger Datenaustausch zwischen den Kanälen mit definierter
Latenz
präzise Synchronisation der Kanäle untereinander
sehr hohe Zuverlässigkeit des Gesamtsystems (Fehlertoleranz bezüglich
des Ausfalls eines oder mehrerer Knoten bzw. Verbindungen)
Folgende Fragestellungen sind zu beantworten:
Welche detaillierten Anforderungen müssen an Kommunikationssysteme
gestellt werden, damit sie als CCDL in künftigen Avionikrechnern fungieren
können
Inwieweit können bestehende CCDL-Implementierungen die künftigen
In Flugzeugen gibt es eine Vielzahl an Funktionen, die den Luftfahrzeugführer
während seines Fluges in jeder Phase unterstützen können. Diese Funktionen
werden abhängig von der jeweiligen Phase aktiviert oder deaktiviert. So
werden einige Funktionen nur während der Start- oder Landephase, andere
wiederum nur während spezifischer Flugphasen im Missionsgebiet angeboten.
Nachdem die Funktionen nur phasenabhängig aktiviert werden, folgt eine direkte
Abhängigkeit der Rechenzeit einer Funktion von der Phase. In den heutigen
statisch konfigurierten Multi-Core Software Systemen der Luftfahrt- und Automobilindustrie
werden phasenunabhängige maximale Rechenzeiten für diese
Funktionen reserviert. Um die Rechenkapazität einer eingebetteten Rechenplattform
im softwarebasierten System besser auszuschöpfen, ist der nächste
logische Schritt, die statische Software System Konfiguration für das softwarebasierte
System zu einer rekonfigurierbaren Software System Konfiguration
weiterzuentwickeln.
In einem rekonfigurierbaren Software System werden die Funktionen während
der Entwicklung der Softwarearchitektur auf ihre logische Abhängigkeit hin
überprüft und in unabhängige, komplementär rechnende, logische Funktionssets
zusammengefasst. Zur Laufzeit werden phasenabhängig die benötigten logischen
Funktionssets dynamisch vom Scheduler des Betriebssystems geladen
oder entladen und somit das System rekonfiguriert. Durch diese Eigenschaft ist
es möglich, temporär nicht von Funktionen ausgenutzte Rechenzeit phasenabhängig
anderweitig zu nutzen, um das Ziel der höheren Effizienz zu erreichen.
Ein Scheduler, der diese Möglichkeit bietet, ist der „Hierarchische Assynchrone
Multicore Scheduler“ HAMS mit seiner offline generierten Knowledgebase (siehe
Abbildung 2), in der die vorab definierten Softwarekonfigurationen als phasenabhängige
Funktionssets mit den Informationen zu der jeweiligen Phase abgelegt
sind. Zur Laufzeit werden die Phasen in dem Second Level Scheduler bestimmt
und die entsprechenden Funktionssets in die First Level Scheduler der einzelnen
Cores des Mehrprozessorsystems geladen. Eventuell erforderliche Verschiebungen
von Funktionen zwischen Cores werden in Echtzeit, d. h. ohne Ausfall eines
Rechenzyklus, durchgeführt. Durch die dynamische Rekonfiguration können die
Mehrprozessorsysteme besser ausgelastet werden, was wiederum Einsparun-
68 69