Logikfamilien

� Im CMOS Inverter 'wird die Last abgeschaltet'
DST SS2003 - Logikfamilien
Der CMOS Inverter
� Die Struktur ist symmetrisch (bis auf die unterschiedlichen K und V t von NMOS/PMOS)
� Der NMOS ist für den Signalabfall verantwortlich, der PMOS für den Anstieg
Vorteile von CMOS Logik: + Kein statischer Stromverbrauch
+ '0' = Masse, '1' = VDD. Störabstand hoch
+ robust
� Schaltbild zur Simulation der nachfolgenden Seite:
PARAMETERS:
Voff = 1
{Voff}
in
V1
MP
MN
0
I
I
Vout
3V
V2
3V
P. Fischer, TI, Uni Mannheim, Seite 20