Logikfamilien

Weitere Magazine

Empfehlungen

Info

Querstrom Widerstand NMOS enh. PMOS, NMOS depl. DST SS2003 - <strong>Logikfamilien</strong> Signalpegel verschiedener Lastinverter Ausgangspegel V OH ist (dynamisch) nicht VDD!) VDD Ausgangskennlinie des NMOS für V in = VDD Ausgangsspannung P. Fischer, TI, Uni Mannheim, Seite 6
DST SS2003 - <strong>Logikfamilien</strong> Berechnung V OL � Berechnung der Low-Ausgangsspannung aus der Ausgangskennlinie von NMOS und Last I quer V OL � NMOS ist im linearen Bereich, PMOS in Sättigung � Mit V T = V TN = |V TP |: NMOS PMOS VDD V out I NMOS = k N [(V DD – V T) V OL – ½ V OL 2 ] = ½ kP (V DD – V T) 2 = I PMOS � k p muß viel kleiner als k n sein !!! � Das low-level hängt stark von V DD ab – schlecht! V OL = (V DD-V T) [1 – 1 – k P/k N] P. Fischer, TI, Uni Mannheim, Seite 7
Seite 1 und 2: DST SS2003 - Logikfamilien Logikfam
Seite 3 und 4: DST SS2003 - Logikfamilien NMOS Log
Seite 5: Querstrom VDD/R Kennlinie des Lastw
Seite 9 und 10: d c b a nand4 out DST SS2003 - Logi
Seite 11 und 12: DST SS2003 - Logikfamilien Ausblick
Seite 13 und 14: I 1 I 2 I N φ φ DST SS2003 - Logi
Seite 15 und 16: φ c b a φ DST SS2003 - Logikfamil
Seite 17 und 18: Ausblick: Das Problem der 'Charge r
Seite 19 und 20: DST SS2003 - Logikfamilien CMOS P.
Seite 21 und 22: DST SS2003 - Logikfamilien CMOS Inv
Seite 23 und 24: DST SS2003 - Logikfamilien Test: Tr
Seite 25 und 26: DST SS2003 - Logikfamilien Transien
Seite 27 und 28: � Hiermit ist meist Durchlaufzeit
Seite 29 und 30: � PSPICE mit nmos25, pmos25. DST
Seite 31 und 32: DST SS2003 - Logikfamilien Leistung
Seite 33 und 34: DST SS2003 - Logikfamilien Pass-Tra
Seite 35 und 36: DST SS2003 - Logikfamilien Pass Gat
Seite 37 und 38: A 0 0 1 1 DST SS2003 - Logikfamilie
Seite 39 und 40: DST SS2003 - Logikfamilien Gated In
Seite 41 und 42: DST SS2003 - Logikfamilien Differen
Seite 43 und 44: DST SS2003 - Logikfamilien DCVS Log
Seite 45 und 46: a ⊕ b DST SS2003 - Logikfamilien
Seite 47 und 48: Vorteile: � Statische Logik � k
Seite 49 und 50: Zentrales Element von ECL: das diff
Seite 51 und 52: V CC2 0 V A B V EE DST SS2003 - Log
Seite 53 und 54: DST SS2003 - Logikfamilien Erzeugun
Seite 55 und 56: DST SS2003 - Logikfamilien ECL Gatt
Seite 57 und 58:
DST SS2003 - Logikfamilien CMOS CML
Seite 59 und 60:
a ⊕ b DST SS2003 - Logikfamilien
Seite 61 und 62:
DST SS2003 - Logikfamilien TTL P. F
Seite 63 und 64:
DST SS2003 - Logikfamilien Frühe T
Seite 65 und 66:
0Vdc in VIN Q1 4k a Q2 1k DST SS200
Seite 67 und 68:
DST SS2003 - Logikfamilien BiCMOS L
Seite 69 und 70:
� Bipolare Logiken (TTL, ECL) auf
Seite 71 und 72:
Single ended: DST SS2003 - Logikfam
Seite 73 und 74:
DST SS2003 - Logikfamilien Signalpe
Seite 75 und 76:
DST SS2003 - Logikfamilien Vergleic
Seite 77:
DST SS2003 - Logikfamilien 'Glue Lo
Alle anzeigen

Logikfamilien

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?