STM8S and STM8A microcontroller families

Contents
RM0016
18.6.4 Interrupt enable register (TIMx_IER) . . . . . . . . . . . . . . . . . . . . . . . . . . 226
18.6.5 Status register 1 (TIMx_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
18.6.6 Status register 2 (TIMx_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
18.6.7 Event generation register (TIMx_EGR) . . . . . . . . . . . . . . . . . . . . . . . . 229
18.6.8 Capture/compare mode register 1 (TIMx_CCMR1) . . . . . . . . . . . . . . . 230
18.6.9 Capture/compare mode register 2 (TIMx_CCMR2) . . . . . . . . . . . . . . . 232
18.6.10 Capture/compare mode register 3 (TIMx_CCMR3) . . . . . . . . . . . . . . . 233
18.6.11 Capture/compare enable register 1 (TIMx_CCER1) . . . . . . . . . . . . . . 234
18.6.12 Capture/compare enable register 2 (TIMx_CCER2) . . . . . . . . . . . . . . 235
18.6.13 Counter high (TIMx_CNTRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
18.6.14 Counter low (TIMx_CNTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
18.6.15 Prescaler register (TIMx_PSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
18.6.16 Auto-reload register high (TIMx_ARRH) . . . . . . . . . . . . . . . . . . . . . . . 236
18.6.17 Auto-reload register low (TIMx_ARRL) . . . . . . . . . . . . . . . . . . . . . . . . 237
18.6.18 Capture/compare register 1 high (TIMx_CCR1H) . . . . . . . . . . . . . . . . 237
18.6.19 Capture/compare register 1 low (TIMx_CCR1L) . . . . . . . . . . . . . . . . . 238
18.6.20 Capture/compare register 2 high (TIMx_CCR2H) . . . . . . . . . . . . . . . . 238
18.6.21 Capture/compare register 2 low (TIMx_CCR2L) . . . . . . . . . . . . . . . . . 238
18.6.22 Capture/compare register 3 high (TIMx_CCR3H) . . . . . . . . . . . . . . . . 239
18.6.23 Capture/compare register 3 low (TIMx_CCR3L) . . . . . . . . . . . . . . . . . 239
19 8-bit basic timer (TIM4, TIM6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
19.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
19.2 TIM4 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
19.3 TIM6 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
19.4 TIM4/TIM6 interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
19.5 TIM4/TIM6 clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
19.6 TIM4/TIM6 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
19.6.1 Control register 1 (TIMx_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
19.6.2 Control register 2 (TIM6_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
19.6.3 Slave mode control register (TIM6_SMCR) . . . . . . . . . . . . . . . . . . . . . 246
19.6.4 Interrupt enable register (TIMx_IER) . . . . . . . . . . . . . . . . . . . . . . . . . . 247
19.6.5 Status register 1 (TIMx_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
19.6.6 Event generation register (TIMx_EGR) . . . . . . . . . . . . . . . . . . . . . . . . 248
19.6.7 Counter (TIMx_CNTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
19.6.8 Prescaler register (TIMx_PSCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
10/449 Doc ID 14587 Rev 8
www.BDTIC.com/ST