STM8S and STM8A microcontroller families

Contents
RM0016
23.5.1 Silent mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367
23.5.2 Loop back mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367
23.5.3 Loop back combined with silent mode . . . . . . . . . . . . . . . . . . . . . . . . . 368
23.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
23.6.1 Transmission handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
23.6.2 Reception handling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371
23.6.3 Identifier filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
23.6.4 Message storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
23.6.5 Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 380
23.6.6 Bit timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
23.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
23.8 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
23.9 Clock system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
23.10 beCAN low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
23.11 beCAN registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
23.11.1 CAN master control register (CAN_MCR) . . . . . . . . . . . . . . . . . . . . . . 385
23.11.2 CAN master status register (CAN_MSR) . . . . . . . . . . . . . . . . . . . . . . . 386
23.11.3 CAN transmit status register (CAN_TSR) . . . . . . . . . . . . . . . . . . . . . . 387
23.11.4 CAN transmit priority register (CAN_TPR) . . . . . . . . . . . . . . . . . . . . . 388
23.11.5 CAN receive FIFO register (CAN_RFR) . . . . . . . . . . . . . . . . . . . . . . . 389
23.11.6 CAN interrupt enable register (CAN_IER) . . . . . . . . . . . . . . . . . . . . . . 390
23.11.7 CAN diagnostic register (CAN_DGR) . . . . . . . . . . . . . . . . . . . . . . . . . 391
23.11.8 CAN page select register (CAN_PSR) . . . . . . . . . . . . . . . . . . . . . . . . 391
23.11.9 CAN error status register (CAN_ESR) . . . . . . . . . . . . . . . . . . . . . . . . . 392
23.11.10 CAN error interrupt enable register (CAN_EIER) . . . . . . . . . . . . . . . . 393
23.11.11 CAN transmit error counter register (CAN_TECR) . . . . . . . . . . . . . . . 393
23.11.12 CAN receive error counter register (CAN_RECR) . . . . . . . . . . . . . . . . 394
23.11.13 CAN bit timing register 1 (CAN_BTR1) . . . . . . . . . . . . . . . . . . . . . . . . 394
23.11.14 CAN bit timing register 2 (CAN_BTR2) . . . . . . . . . . . . . . . . . . . . . . . . 395
23.11.15 Mailbox registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396
23.11.16 CAN filter registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
23.12 CAN register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
23.12.1 Page mapping for CAN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
24 Analog/digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
24.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
14/449 Doc ID 14587 Rev 8
www.BDTIC.com/ST