TMS320C5X USER'S GUIDE

Figures9–31 SP/BSP Transmitter Functional Operation (Continuous Mode) . . . . . . . . . . . . . . . . . . . . . 9509–32 BSP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9549–33 BSP Control Extension Register (SPCE) Diagram — Serial Port Control Bits . . . . . . . . . 9579–34 Transmit Continuous Mode with External Frame and FIG = 1(Format is 16 bits) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9609–35 ABU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9629–36 BSP Control Extension Register (SPCE) Diagram — ABU Control Bits . . . . . . . . . . . . . . 9639–37 Circular Addressing Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9679–38 Transmit Buffer and Receive Buffer Mapping Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9689–39 Standard Mode BSP Initialization Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9709–40 Autobuffering Mode Initialization Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9719–41 Time-Division Multiplexing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9749–42 TDM 4-Wire Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9769–43 TDM Serial Port Registers Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9789–44 Serial Port Timing (TDM Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9809–45 Host Port Interface Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9879–46 Generic System Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9899–47 Select Input Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9939–48 HPIC Diagram — Host Reads from HPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9969–49 HPIC Diagram — Host Writes to HPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9969–50 HPIC Diagram — ’C5x Reads From HPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9969–51 HPIC Diagram — ’C5x Writes to HPIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9969–52 HPI Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998A–1 Pin/Signal Assignments for the ’C52 in 100-Pin QFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A2A–2 Pin/Signal Assignments for the ’C51, ’C52, ’C53S, and ’LC56 in 100-Pin TQFP . . . . . . . A4A–3 Pin/Signal Assignments for the ’LC57 in 128-Pin TQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . A6A–4 Pin/Signal Assignments for the ’C50, ’C51, and ’C53 in 132-Pin BQFP . . . . . . . . . . . . . . . A8A–5 Pin/Signal Assignments for the ’C57S in 144-Pin TQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . A10C–1 TMS320C25 in 68-Pin CPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C2C–2 TMS320C25 in 68-Pin PLCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C3C–3 TMS320C25-to-TMS320C5x Pin/Signal Relationship . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C5C–4 TMS320C25 and TMS320C5x Clocking Schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C6C–5 TMS320C25 IACK Versus TMS320C5x IACK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C7D–1 Header Signals and Header Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D2D–2 Emulator Cable Pod Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D5D–3 Emulator Cable Pod Timings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D6D–4 Target-System Generated Test Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D7D–5 Multiprocessor Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D8D–6 Emulator Connections Without Signal Buffering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D9D–7 Buffered Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . D10F–1 TMS320 ROM Code Submittal Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . F3G–1 TMS320 Device Nomenclature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . G5G–2 TMS320 Development Tool Nomenclature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . G6Contentsxxvii