Wachstum und Nanogaps - JuSER - Forschungszentrum Jülich

RESISTIVEN MATERIALIEN UND TIO 2 -NANOPUNKTE IN SPEICHERMATRIZEN 6
Aufgrund dieser Limitierung werden zur Zeit alternative Ansätze zur Reduzierung der Strukturgrößen
mit großem Interesse erforscht. Dies muss deswegen mit Nachdruck geschehen, weil noch ausreichend
Zeit zur Entwicklung und Integration neuer Fertigungstechniken oder neuer Bauteilarchitekturen in den
bereits bestehenden Fabrikabläufen vorhanden sein muss. Seit einiger Zeit werden oxidische Nanostrukturen
als Materialsystem diskutiert, weil sie spannungskontrollierte bistabile oder multistabile Leitwerte
bilden. Binäre oder ternäre Oxidschichten auf der Basis von Titanaten, Zirkonaten oder Niobaten mit
akzeptorartigen Übergangsmetallverbindungen können durch eine Gleichspannungsbelastung zwischen
zwei oder mehreren stabilen Widerständen, die sich um Größenordnungen unterscheiden können, geschaltet
werden. Vor allem resistiv schaltende Materialien wie Perowskite (Chrom dotiertes SrTiO 3 ,
SrZrO 3 , PbZr 0,52 Ti 0,48 O 3 , oder Ba 0.7 Sr 0.3 TiO 3 ) oder Oxide (TiO 2 oder Al 2 O 3 ) sind vielversprechende
Kandidaten für funktionale Schichten in einer zukünftigen Speicherzelle. Um dieses Schaltverhalten bei
einigen angesprochenen Materialien beobachten zu können, kann es durch aus notwendig sein, sie durch
einen einmaligen Formierungsprozess (gezieltes Anlegen einer Spannung über einen längeren Zeitraum)
in einen höheren Leitwert-Bereich zu bringen. Trotzt dieses relativ langsamen Formierungsprozesses
lässt sich das Material später relativ schnell (im Bereich von μsec.) zwischen zwei bistabilen Zuständen
schalten. Dabei werden diese Schichten häufig in einer neuen Bauteilarchitektur eingebettet. Zwischen
zwei strukturierten Leiterbahnebenen wird die funktionale Schicht deponiert, um so eine „Crossbar
Struktur“ zu erzeugen 1.1 b.) und c.).
(a) (b) (c)
Abbildung 1.1: Vergleich des Aufbaus von unterschiedlichen Speicherzellen Architekturen (MOS-
FET und Crossbar Struktur).
Abb. a.) Prinzipieller Aufbau eines MOSFET mit „Floating Gate“ [2], [7]. Auf diese
Weise produzierte Speicherzellen benötigen einen Platzbedarf zwischen 8F 2 und
12,5F 2 [1].
Abb. b.) Strukturierte oder ganzflächige Abscheidung der funktionalen Schicht (rot
dargestellt) zwischen zwei sich kreuzenden Leiterbahnen. Diese einfache Herstellungsvariante
benötigt einen Platzbedarf von 4F 2 pro Speicherzelle.
Abb. c.) Um Beeinflussungen von benachbarten Zellen zu verhindern kann die funktionale
Schicht in eine Isolationsmatrix (schwarz dargestellt) eingebettet werden. Dabei
vergrößert sich der Platzbedarf pro Speicherzelle nicht.