Latches

DMI C ircuitos sec uenciales – A. Diéguez
Propiedades temporales de los FFs
Tiempos de setup y de hold
Los FFs tienen regisones restringidas cerca del flanco activo del reloj
Si D cambia en estas regiones, Q es indefinido
Q puede: ser el último valor de D; el nuevo D, tomar un nivel medio (~VDD/2)
Los FFs actuales tienen un hold time nulo o negativo.
El dato puede cambiar antes del flanco y ser capturado
El diseño (del sistema) se simplifica
DMI C ircuitos sec uenciales – A. Diéguez
Propiedades temporales de los FFs
Tiempo de propagación, tc-q Es el retraso de un cambio de Q respecto al flanco de reloj activo
Los diseñadores han de hacer t c-q > t hold
La señal de salida de un FF es siempre síncrona
si t c-q > t hold (incluso si D no lo es ya que Q sólo cambia por acción del reloj)
t c-q desplaza los cambios deQ fuera de la región restringida para el siguiente FF
(si algo produce un retraso despues del FF no tiene porque cumplirse)
DMI C ircuitos sec uenciales – A. Diéguez
Propiedades temporales de los FFs
Señales síncronas y asíncronas
Síncrona: si no cambia en la región restringida
Asíncrona: puede cambiar en cualquier sitio
Las señales asíncronas pueden generarse cuando:
Vienen de fuera del CI
Vienen de un circuito controlado por otro reloj
Señales generadas usando el reloj con algo más
que latches o flip-flops. Ej: clock gating
DMI C ircuitos sec uenciales – A. Diéguez
Propiedades temporales de los FFs
Tiempo de ciclo (periodo)
En un circuito secuencial generalmente hay lógica entre FFs
Existe un periodo mínimo del reloj (o un tiempo máximo de propagación en la lógica)
Esta es la principal restricción temporal en circuitos digitales.
Si no se cumple se denomina violación de tiempo de setup