Programmation proche du hardware avec le kit de développement ...

Hardwarenahe Programmierung in C
2) Le CPU fixe le sens du transfert « lecture », à l’aide du bus de contrôle.
3) La mémoire programme fournit l’instruction stockée dans la case mémoire, qui est sélectionnée
par le bus d’adresse, sur le bus de donnée.
4) Le CPU lit cette instruction.
5) Le CPU fournit l’adresse du composant périphérique, à partir de laquelle les données doivent être
lues, sur le bus d’adresse.
6) Le CPU fixe le sens du transfert « lecture », à l’aide du bus de contrôle.
7) La périphérie fournit l’information, contenue dans la case mémoire sélectionnée, sur le bus de
données.
8) Le CPU lit les données.
9) Le CPU sélectionne la case de destination « temp » dans la mémoire de donnée, à l’aide du bus
d’adresse.
10) Le CPU fournit les données sur le bus de données.
11) Le CPU fixe le sens du transfert « écriture », à l’aide du bus de contrôle.
12) La mémoire des données saisit les données sur le bus de données, et les stocke dans la case
mémoire sélectionnée par le bus d’adresse.
Bus
d’adresse
Bus de
données
Bus de
contrôle
AMP
1)
RD
DMP
APE
RD
2) 3) 4) 5) 6)
10 / 41
DPE
Figure 6 : Le timing du bus
Les abréviations suivantes ont été utilisées dans la Figure précédente :
AMP : Adresse de la mémoire programme
APE : Adresse de la périphérie
AMD : Adresse de la mémoire des données
DMP : Donnée de la mémoire programme
DPE : Donnée de la périphérie
DMD : Donnée de la mémoire des données
RD : Read, lire
WR : Write, écrire
De plus les notations suivantes illustrent l’état de la tension du bus :
AMD
DMD
WR
7) 8) 9) 10) 11) 12)
La tension du bus est stable et valable, elle est soit high ou low
La tension du bus n’est pas valable ("don't care")
La tension du bus change