Master IST - Université Paris-Sud 11

Nom de l’UE : Processeurs et périphériques Embarqués
Responsables : Hervé Mathias
Mention : Information, Systèmes et Technologie (EEA)
PhysI-J03
type d’UE : CM +TD+ TP
UE commune aux parcours SET et SECI(R&P)
Objectifs : Présenter les différentes architectures de processeurs embarqués et les spécificités liées à leur mise en
œuvre : optimisation de l'architecture en fonction des besoins, personalisation du jeu d'instructions par adjonction de
circuits numériques développés en VHDL, implantation d'IP et périphériques embarqués associés.
Contenu des enseignements (avec nb d’heures) Cours TD TP
♦ Architecture et mise en œuvre de processeur embarqué :
9h
En se basant sur le processeur utilisé en TP:
− Organisation du processeur
− Possibilités de personnalisation: modifications architecturales, jeu d'instruction
− la gestion mémoire (segmentation et pagination)
− les mémoires cache
− la commutation de tâches, commutation de tâches par interruptions
− Mise en œuvre et programmation en C
♦ IP et périphériques embarqué :
En se basant sur le système utilisé en TP:
− DMA
− Ports d'entrée/sortie
− Contrôleurs de mémoire : SDRAM, Flash
− Temporisateur
− Mise en oeuvre
3h
♦ Travaux pratiques
− Mise en œuvre d'un processeur embarqué compatible avec les outils de
développement utilisés en électronique numérique (par exemple NIOS II avec les
outils Altera (Quartus)) – Mini projets sur plusieurs séances pour la mise en œuvre de
systèmes de contrôle de périphériques externes ou de systèmes de traitement d'image
28 h
Enseignants : S. Bouaziz (MC), A. Elouardi (MC), H. Mathias (MC)
Prérequis :
Nombre maximum d’inscrits :
Contrôle des connaissances : écrit (1/2) + TP (1/2)
nb d’heures : 40 h
ECTS : 4
12/06/12
9