Poly de cours

More documents

Recommendations

Info

EntréesSortieA B ¬(A ∧ B)0 0 10 1 11 0 11 1 0Un circuit pour réaliser la porte nand en logique CMOS est donné ci-dessous. Il est constitué de quatretransistors dont deux n-MOS et deux p-MOS.Schéma et symbole de la porte nandLa porte nor prend en entrée deux valeurs 0 ou 1. La sortie vaut 0 si au moins une des entrées vaut 1 etelle vaut 1 si les deux entrées valent 0. La table de vérité est donnée ci-dessous.EntréesSortieA B ¬(A ∨ B)0 0 10 1 01 0 01 1 0Un circuit pour réaliser la porte nor en logique CMOS est donné ci-dessous. Il est constitué de quatretransistors dont deux n-MOS et deux p-MOS. C’est le circuit dual du circuit de la porte nand. Les deuxtransistors p-MOS qui était en parallèle dans le circuit de la porte nand sont en série dans le circuit dela porte nor. Au contraire, les deux transistors n-MOS qui était en série dans le circuit de la porte nandsont en parallèle dans le circuit de la porte nor.- 22 -
Schéma et symbole de la porte nor4.6 Portes or et andSi dans le schéma de la porte nor, chaque transistor n-MOS est remplacé par un transistor p-MOS etinversement, on obtient un schéma qui donne théoriquement une porte or. Pourtant, le circuit de laporte or n’est pas réalisé de cette manière. Cela provient du fait que la source et le drain des transistorsne jouent pas des rôles complètement symétriques. Pour des raisons de consommation, les connexionsavec le 0 sont toujours commandées par des transistors de type n et les connexions avec le 1 par destransistors de type p.Les circuits des portes and et or sont respectivement obtenus en combinant un circuit de la porte nandet nor avec un inverseur.La porte and prend en entrée deux valeurs 0 ou 1. La sortie vaut 1 si les deux entrées valent 1 et ellevaut 0 sinon. La table de vérité est donnée ci-dessous.Entrées SortieA B A ∧ B0 0 00 1 01 0 01 1 1Schéma et symbole de la porte and- 23 -
Page 1: Circuits et architecture des ordina
Page 5 and 6: 2.1 Historique généralQuelques da
Page 7 and 8: - 5 -
Page 9 and 10: 3 Représentation des donnéesDans
Page 11 and 12: 3.1.4.2 Représentation biaiséeCet
Page 13 and 14: 3.1.4.3.2 Calcul de la sommeUn des
Page 15 and 16: 3.1.4.4.2 Extension signéeSoit un
Page 17 and 18: 3.4 Caractères3.4.1 Codage ASCIILe
Page 19 and 20: Réseau dans l’espaceAu zéro abs
Page 21 and 22: Si on applique une tension positive
Page 23: Formation d’un tunnel n dans le s
Page 27 and 28: Schéma et symbole de la porte nand
Page 29 and 30: Entrées SortieA B A ⊕ B0 0 00 1
Page 31 and 32: S 0 = ¬A 1 ∧ ¬A 0S 1 = ¬A 1
Page 33 and 34: Pour k égal à 2 et 3, la construc
Page 35 and 36: Schémas des multiplexeurs récursi
Page 37 and 38: La formule ci-dessus peut être sim
Page 39 and 40: Schéma pour la fonction hidden bit
Page 41 and 42: Entrées SortiesA B C 0 C 1 S0 0 0
Page 43 and 44: 6.4 Calcul des indicateursDans tout
Page 45 and 46: 6.5.1 Calcul anticipé des retenues
Page 47 and 48: Circuit de calcul des retenues et d
Page 49 and 50: (G+PG’+PP’G’’, PP’P’’
Page 51 and 52: Pour un circuit travaillant sur des
Page 53 and 54: 6.9 SoustracteurPour calculer la di
Page 55 and 56: Mémoire dynamique 1 bit7.1.1 Types
Page 57 and 58: premier verrou reçoit la nouvelle
Page 59 and 60: Organisations colonne et grille d
Page 61 and 62: Principe de la mémoire associative
Page 63 and 64: Le circuit ci-dessous réalise une
Page 65 and 66: Unité de contrôleUnité de traite
Page 67 and 68: 10 Micro-processeur LC-3Le micro-pr
Page 69 and 70: Les instructions de chargement et r
Page 71 and 72: 10.4.1.2.2 Instructions LD et STLes
Page 73 and 74: Branchement conditionnelLes program
Page 75 and 76:
Syntaxe Action nzp CodageOp-codeArg
Page 77 and 78:
Instruction Codage Code en hexa15 1
Page 79 and 80:
11 Programmation du LC-311.1 Progra
Page 81 and 82:
11.1.3 Étiquettes (labels)11.2 Exe
Page 83 and 84:
fini: NOPchaine: .STRINGZ "Hello Wo
Page 85 and 86:
x j = 2x j-1 si b k-j = 0x j = 2x j
Page 87 and 88:
12.1 Instruction JMP12 Les sous-rou
Page 89 and 90:
12.3.1 RegistresUne routine sub qui
Page 91 and 92:
ADD R6,R6,-3 ; Déplacement du haut
Page 93 and 94:
; Calcul du troisième piquet : R3
Page 95 and 96:
La table des appels système procur
Page 97 and 98:
défaut de cache est nettement plus
Page 99 and 100:
13 Entrées/SortiesUn micro-process
Page 101 and 102:
Chemins de données du LC-3 avec le
Page 103 and 104:
processeurs 80x86comparaison CISC/R
Page 105 and 106:
Adressage du micro-processeur 80861
Page 107 and 108:
main:; Initialisation du registre d
Page 109 and 110:
en mémoire. Il y avait de nombreux
Page 111 and 112:
14.3 Architecture IA-64L’architec
Page 113 and 114:
cependant de coder un code-op suppl
Page 115 and 116:
La compilation d’une structure de
Page 117 and 118:
Instruction de chargement et rangem
Page 119 and 120:
aléas de donnéesCe type de probl
Page 121 and 122:
en ajoutant un chemin de données.P
Page 123 and 124:
Dans le cas du micro-processeur LC-
Page 125 and 126:
Principe de la mémoire virtuelle16
Page 127 and 128:
Table des pages hiérarchiqueStruct
Page 129 and 130:
Principe du cacheLe bon fonctionnem
Page 131 and 132:
17.4.1 Caches directsDans le cas de
Page 133 and 134:
défauts de conflit (conflict misse
Page 135:
18 Bibliographie1. J. L. Hennessy a
Page 138 and 139:
8.2 Horloge . . . . . . . . . . . .
show all

Poly de cours

Create successful ePaper yourself

Delete template?

Save as template?