Le circuit GP peut être étendu en un circuit GPC qui effectue en outre le calcul <strong>de</strong> la retenue enutilisant la formule suivante déjà donnée ci-<strong>de</strong>ssus.C j+1 = G j,i + P j,i C i .Le circuit GPC prend donc entrée <strong>de</strong>ux paires (G k,j+1 , P k,j+1 ) et (G j,i , P j,i ) et une retenue C i etcalcule la paire (G k,i , P k,i ) et la retenue C j+1 .Cellule <strong>de</strong> calcul <strong>de</strong>s G k,i , P k,i et C jSi on remplace les circuit GP par <strong>de</strong>s circuits GPC dans l’arbre <strong>de</strong> calcul ci-<strong>de</strong>ssus, on obtient uncircuit qui calcule en outre les retenues.Additionneur récursif 8 bits- 48 -
Pour un circuit travaillant sur <strong>de</strong>s entrées <strong>de</strong> k bits, la profon<strong>de</strong>ur <strong>de</strong> l’arbre est égale à log k. Lenombre <strong>de</strong> portes du circuit est donc <strong>de</strong> l’ordre <strong>de</strong> k. Le temps <strong>de</strong> calcul <strong>de</strong>s retenues est proportionnelà log k. Les signaux G et P doivent <strong>de</strong>scendre jusqu’à la racine <strong>de</strong> l’arbre puis les calculs <strong>de</strong> retenuesdoivent remonter jusqu’aux feuilles.6.7 Additionneur hybri<strong>de</strong>L’idée générale d’un additionneur hybri<strong>de</strong> est <strong>de</strong> combiner <strong>de</strong>s techniques différentes <strong>de</strong> calcul <strong>de</strong>retenues pour construire un gros additionneur. Une première technique comme la propagation <strong>de</strong> laretenue peut être utilisée pour construire <strong>de</strong>s petits additionneurs qui sont ensuite regroupés en utilisantune autre technique comme le calcul anticipé <strong>de</strong> la retenue. On construit ci-<strong>de</strong>ssous un additionneur 16bits en combinant 4 additionneurs 4 bits par propagation <strong>de</strong> retenue. Ces 4 additionneurs 4 bits sontassemblés autour d’un circuit d’anticipation <strong>de</strong> retenue qui calcule leurs 4 retenues d’entrée.Afin <strong>de</strong> pouvoir utiliser un cirtuit d’anticipation <strong>de</strong> retenue, il faut disposer d’un circuit calculant lesvaleurs G et P associées à chacun <strong>de</strong>s blocs <strong>de</strong> 4 bits. Ce circuit GP prend en entrée les 8 valeurs G 0 ,G 1 , G 2 , G 3 , P 0 , P 1 , P 2 , et P 3 associées aux 4 paires <strong>de</strong> bits et produit les valeurs G 3,0 et P 3,0 dubloc <strong>de</strong> 4 bits.On construit 4 additionneurs par propagation <strong>de</strong> retenue qui calculent également les valeurs G 0 , G 1 ,G 2 , G 3 , P 0 , P 1 , P 2 , et P 3 associées aux 4 paires <strong>de</strong> bits.Additionneur 4 bits et calcul <strong>de</strong> G et PLes quatre additionneurs par propagation <strong>de</strong> retenue 4 bits 4SGP sont combinés au circuitd’anticipation <strong>de</strong> retenue 4C par l’intermédiaire <strong>de</strong>s circuits GP <strong>de</strong> calcul <strong>de</strong>s valeurs G et P <strong>de</strong>s blocs.Le circuit global obtenu est un additionneur hybri<strong>de</strong> 16 bits.- 49 -