Poly de cours

More documents

Recommendations

Info

1 Circuits et architecture des ordinateurs en M1Cours le lundi en salle 470E (halle aux farines) de 8h30 à 10h30Cours du lundi 10 novembre déplacé au mercredi 12 novembre de 12h30 à 14h30 en salle 473FBibliographieTravaux dirigés (tkgate version 1.8.7)mardi en salle 470E ou T de 10h30 à 12h30 (I. Fagnot)mardi en salle 470E ou T de 12h30 à 14h30 (A. Micheli)Ce support de cours en PDFProcesseur LC3RéférencesAnnées 2006/2007 et 2007/2008Présentation du coursCours n° 1 : historique et représentation des donnéesgaleries de photosentiersentiers signésCours n° 2 : représentation des données (suite), transistors, portesréels (norme IEEE 754)caractères (ASCII et Unicode)logique de Booletable de véritétableaux de Karnaughtransistorsportes logiques (inverseur, nand, nor)Cours n° 3 : additionneurscircuits élémentairesadditionneurssemi-additionneuradditionneur completadditionneur par propagation de retenue (ripple-carry adder)calcul des indicateurssoustractionCours n° 4 : additionneurs (suite)additionneur par anticipation de retenue (carry-lookahead adder)additionneur récursifadditionneur hybrideadditionneur par sélection de retenueCours n° 5 : mémoiremémoire statique/mémoire dynamiquebascule RSbascule Dmémoire 4 × 3 bitsCours n° 6 : circuits séquentiels et architecture générale d’un micro-processeurprincipe des circuits séquentielsconstruction d’une guirlande- 1 -
Page 1: Circuits et architecture des ordina
Page 6 and 7: 2.2 Historique des micro-processeur
Page 8 and 9: Généalogie des micro-processeurs2
Page 10 and 11: Big endian Mixed endian Little endi
Page 12 and 13: Représentation en complément à 2
Page 14 and 15: + 100 101 110 111 000 001 010 011-4
Page 16 and 17: ces opérations. Par contre, elle n
Page 18 and 19: 4 Transistors et portes logiquesOn
Page 20 and 21: Silicium dopé n avec un électron
Page 22 and 23: Le comportement d’un transistor n
Page 24 and 25: EntréesSortieA B ¬(A ∧ B)0 0 10
Page 26 and 27: La porte and pourrait théoriquemen
Page 28 and 29: circuits comme le troisième repré
Page 30 and 31: 5 Circuits élémentairesLes décod
Page 32 and 33: 5.1.1 Décodeur récursifIl est pos
Page 34 and 35: Le multiplexeur 2 bit a donc 6 entr
Page 36 and 37: 5.3.3 Cas k = 2Entrées SortiesA 1
Page 38 and 39: 5.3.5 Cas k = 4Entrées SortiesA 1
Page 40 and 41: 6 AdditionneursL’addition est une
Page 42 and 43: Schéma et symbole d’un additionn
Page 44 and 45: Afin de faciliter le calcul des ret
Page 46 and 47: Additionneur 4 bits avec calcul ant
Page 48 and 49: Additionneur 16 bits avec calcul an
Page 50 and 51: Le circuit GP peut être étendu en
Page 52 and 53:
Additionneur hybride 16 bits6.8 Add
Page 54 and 55:
7 MémoiresOn appelle mémoire un c
Page 56 and 57:
Mémoire statique 1 bitLe verrou SR
Page 58 and 59:
Mémoire 4 × 3 bits7.3.2 Mémoires
Page 60 and 61:
Mémoire 2 8 × 8 bits7.3.4 Augment
Page 62 and 63:
8 Circuits séquentielsIl n’y a a
Page 64 and 65:
9 Architecture d’un micro-process
Page 66 and 67:
Mémoire9.3 Instructions9.4 Cycle d
Page 68 and 69:
10.2 Indicateurs N, Z et PLes indic
Page 70 and 71:
10.4.1.2 Instructions de chargement
Page 72 and 73:
10.4.1.2.4 Instructions LDI et STIL
Page 74 and 75:
Branchement par registre10.4.2 Réc
Page 76 and 77:
À titre d’exemple, les codages d
Page 78 and 79:
Chemins de données du LC-3- 76 -
Page 80 and 81:
11.1.1.1 ConstantesIl existe deux t
Page 82 and 83:
int strlen(char* p) {char* q = p;wh
Page 84 and 85:
BRz finiBRp loop; Changement de sig
Page 86 and 87:
; Si un seul des deux bits de poids
Page 88 and 89:
; Appel de la sous-routine sub...JS
Page 90 and 91:
Pile en mémoire12.3.3.1 Utilisatio
Page 92 and 93:
sub: ADD R6,R6,-2 ; Sauvegarde sur
Page 94 and 95:
; Retour à la ligneLD R0,charnlTRA
Page 96 and 97:
12.7.3 Vecteurs d’interruptionDan
Page 98 and 99:
12.7.6 Séparation des piles systè
Page 100 and 101:
Adressage distinct des circuits d
Page 102 and 103:
13.3.1 Lecture et écriture d’un
Page 104 and 105:
14.1 Processeurs 80x8614.1.1 Regist
Page 106 and 107:
14.1.8 BranchementsJMP branchementJ
Page 108 and 109:
14.2 Comparaison CISC/RISCLes proce
Page 110 and 111:
14.2.2 CaractéristiquesLes princip
Page 112 and 113:
14.3.1.2 Unités d’exécutionLe n
Page 114 and 115:
Modèle Instruction 0 Limite Instru
Page 116 and 117:
15 Pipeline15.1 PrincipeLe pipeline
Page 118 and 119:
Pipeline15.4 AléasLe bon fonctionn
Page 120 and 121:
L’étape MA (accès mémoire) de
Page 122 and 123:
LD R1,x1LD R2,x2ADD R0,R1,R2ST R0,x
Page 124 and 125:
16 Mémoire virtuelle16.1 PrincipeL
Page 126 and 127:
16.4 SwapPrincipe de la mémoire vi
Page 128 and 129:
17.1 Hiérarchie de mémoire17 Cach
Page 130 and 131:
17.3.2 Défauts de cacheLa réponse
Page 132 and 133:
17.4.2 Caches n-associatifsDans le
Page 134 and 135:
Hiérarchie de caches du micro-proc
Page 137 and 138:
Table des matièresCircuits et arch
Page 139:
15.4 Aléas . . . . . . . . . . . .
show all

Poly de cours

Create successful ePaper yourself

Delete template?

Save as template?