Chawki Sahnine - Laboratoire TIMA

Chapitre 3.3 : Compromis entre débit, recongurabilité et consommation 33obtient une échelle de comparaison entre les diérentes architectures. Ceci en considérant quetoutes les architectures utilisent les mêmes types de multiplieurs et d'additionneurs. L'équation3.1 dans le cas des multiplieurs et des additionneurs devient alors :P norm =P∝ ♯éléments × k (3.2)S Mult/Add féchantV 2Où ♯ éléments représente le nombre de multiplieurs ou additionneurs complexes, S Mult/Add lasurface d'un multiplieur ou d'un additionneur et k le coecient de proportionnalité de f op parrapport à féchant des tableaux 3.1 à 3.3. Pour la consommation des mémoires, elle est approximéepar l'équation suivante :P norm =P∝ ♯accès mémoires × k (3.3)SmémoireféchantV 2Les gures 3.1 à 3.3 illustrent les puissances normalisées relatives pour les diérentes architecturespour les trois normes. Dans la cas de l'UWB, les multiplieurs des architectures enpipeline-parallèles (1) et (2) consomment moins de puissance que les architectures à base demémoires (3) à (5). Ces dernières orent de meilleures performances en termes de puissancesconsommées pour les additionneurs. Pour les mémoires, les architectures (2) en pipeline-parallèleet (5) à base de mémoires consomment le moins. Ceci s'explique par le fait que les fréquencesd'opération sont relativement basses du fait du parallélisme, soit 0, 25féchant pour l'architecture(2) et 0, 48féchant pour l'architecture (5). Pour cette dernière, le nombre d'accès mémoire estaussi le moins élevé.Il en est de même pour les cas du DVB-H et du 3GPP-LTE, où les multiplieurs de l'architectureen pipeline consomment moins que les architecture à base de mémoires. Toutefois, pour ungrand nombre de porteuses comme c'est le cas du DVB-H, la consommation des mémoires estprépondérante du fait de la taille des mémoires. Les architectures à bases de mémoires associées àun radix élevé comme c'est le cas de l'architecture (5), permettent d'optimiser leur consommationdu fait du nombre restreint d'accès mémoires.Dans cette analyse, les puissances relatives des diérents éléments, les multiplieurs, les additionneurset les mémoires, sont à des échelles de grandeur diérentes. Ainsi, il est dicile decomparer les contributions de ces diérents éléments, à la consommation totale de l'architecture.Figure 3.1 Consommation normalisée relative des multiplieurs complexes, des additionneurscomplexes et des mémoires de la TFR pour la norme UWB N = 128