Chawki Sahnine - Laboratoire TIMA

More documents

Recommendations

Info

Chapitre 3.3 : Compromis entre débit, recongurabilité et consommation 35de la tension d'alimentation est possible. Les gures 3.4 à 3.6 illustrent les consommations obtenues.L'architecture (5) à base de mémoires et à fort parallélisme (P = 8) ore les meilleuresperformances pour les normes DVB-H et 3GPP-LTE. Dans le cas de l'UWB, l'architecture (2)en pipeline-parallèle avec un parallélisme de 4 ore de meilleures performances que l'architectureà base de mémoires (5).Figure 3.4 Consommation normalisée relative pour la norme UWB N = 128 avec gestion dela tensionFigure 3.5 Consommation normalisée relative pour la norme DVB-H avec N = 8192 et gestionde la tensionFigure 3.6 Consommation normalisée relative pour la norme 3GPP-LTE avec N = 512 etgestion de la tension
Chapitre 3.3 : Compromis entre débit, recongurabilité et consommation 363.3 Vers une architecture multi-standardLa gure 3.7 illustre les diérentes normes OFDM selon l'écart inter-porteuses et le nombrede porteuses. La future norme de télédiusion terrestre DVB-T2, dont le schéma de modulationOFDM/OQAM est candidat, y est aussi illustrée. Les diérents types d'architectures y sontdisposés selon leur domaine de performance. Pour les normes moyennement contraintes en termede temps symbole (faible écart inter-porteuses) et de taille TFR, les architectures à base depipeline peuvent être considérées. Leur grande régularité facilite l'implémentation, et ainsi réduitle temps de conception. Pour les normes fortement contraintes en terme de temps symbole età faible nombre de porteuses telle que l'UWB, les architectures en pipelines-parallèles orentles meilleures performances. Toutefois, les architectures à base de mémoires et à grand degré deparallélisme orent les meilleures performances pour les normes à grand nombre de porteuses.La tendance des futures normes à utiliser un plus grand nombre de porteuses, comme c'est lecas pour la future norme DVB-T2 où jusqu'à 32768 porteuses peuvent être utilisées, renforcele choix des architectures à base de mémoires pour des grandes tailles de TFR. Ces dernièresorent aussi un très bon compromis dans les autres cas de gures et encore plus si une gestionde la tension d'alimentation est possible.Figure 3.7 Architectures selon diérents écarts inter-porteuses et nombre de porteuses pourl'OFDM/QAMOutre le fait que l'approche à base de mémoires permet de limiter le nombre de ressourcesarithmétiques, elle permet en plus de limiter le nombre d'accès mémoires lorsqu'elles sont associéesà des algorithmes à degré élevé. Ainsi, à titre d'exemple, une architecture à base demémoires radix-2 2 de la gure 2.16 aura N × log 2 N2accès mémoires pour une TFR à N pointstandis qu'une architecture en pipeline nécessitera N × log 2 N accès mémoires. De plus, les architecturesen pipeline utilisent des mémoires à base de FIFO, ce qui engendre une surface beaucoupplus grande que des mémoires RAMs utilisées pour les architectures à base de mémoires, surtoutpour des grandes valeurs de N [109].
Page 1 and 2: INSTITUT POLYTECHNIQUE DE GRENOBLET
Page 3 and 4: RésuméLa majorité des réseaux l
Page 5 and 6: Table des matièresRemerciementRés
Page 7 and 8: Table des matièresviiIII Implémen
Page 9 and 10: Table des guresix4.1 Architecture s
Page 11 and 12: Table des guresxi9.3 Architecture d
Page 13 and 14: Liste des tableauxxiii9.1 Nombre de
Page 15 and 16: Introduction 2objectif d'atteindre
Page 17 and 18: Introduction 4Plan et organisation
Page 19 and 20: Première partieÉtat de l'art sur
Page 21 and 22: Chapitre 1 : Problématique 8Figure
Page 23 and 24: Chapitre 1 : Problématique 10Les o
Page 25 and 26: Chapitre 2 : Algorithmes et archite
Page 45 and 46: Chapitre 3.3 : Compromis entre déb
Page 47: Chapitre 3.3 : Compromis entre déb
Page 51 and 52: ConclusionDans cette première part
Page 53 and 54: Chapitre 4Approche systèmeDans ce
Page 55 and 56: Chapitre 4 : Approche système 42to
Page 57 and 58: Chapitre 5Matrice de calculCe chapi
Page 59 and 60: Chapitre 5 : Matrice de calcul 465.
Page 61 and 62: Chapitre 5 : Matrice de calcul 48Fi
Page 63 and 64: Chapitre 5 : Matrice de calcul 50Ta
Page 65 and 66: Chapitre 5 : Matrice de calcul 525.
Page 67 and 68: Chapitre 5 : Matrice de calcul 54La
Page 69 and 70: Chapitre 5 : Matrice de calcul 56Fi
Page 71 and 72: Chapitre 6 : Stratégie mémoire 58
Page 99 and 100:
Chapitre 6 : Stratégie mémoire 86
Page 101 and 102:
Chapitre 7 : Contrôle de l'archite
Page 103 and 104:
Page 105 and 106:
Page 107 and 108:
Chapitre 8 : Erreur de quantication
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
Page 115 and 116:
Page 117 and 118:
Page 119 and 120:
ConclusionDans cette partie, nous a
Page 121 and 122:
Chapitre 9Prototypage FPGACe chapit
Page 123 and 124:
Chapitre 9 : Prototypage FPGA 110ch
Page 125 and 126:
Chapitre 9 : Prototypage FPGA 112à
Page 127 and 128:
Chapitre 9 : Prototypage FPGA 114Fi
Page 129 and 130:
Chapitre 9 : Prototypage FPGA 116On
Page 131 and 132:
Chapitre 9 : Prototypage FPGA 118Fi
Page 133 and 134:
Chapitre 10 : Synthèse physique du
Page 135 and 136:
Chapitre 10 : Synthèse physique du
Page 137 and 138:
ConclusionCette partie nous a permi
Page 139 and 140:
Conclusion générale 126grâce à
Page 141 and 142:
Conclusion générale 128an de comp
Page 143 and 144:
Annexe AConditions d'orthogonalité
Page 145 and 146:
Annexe A : Conditions d'orthogonali
Page 147 and 148:
Annexe B : Algorithmes de la TFR 13
Page 149 and 150:
Annexe B : Algorithmes de la TFR 13
Page 151 and 152:
Annexe CExpression de RSBQ pour les
Page 153 and 154:
Annexe C : Expression de RSBQ pour
Page 155 and 156:
Annexe C : Expression de RSBQ pour
Page 157 and 158:
Annexe D : Schéma des modules de c
Page 159 and 160:
Page 161 and 162:
Page 163 and 164:
Annexe E : Schéma des modules de c
Page 165 and 166:
Page 167 and 168:
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175:
show all

Chawki Sahnine - Laboratoire TIMA

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?