i Ä°ÃÄ°NDEKÄ°LER Sayfa Ä°ÃÄ°NDEKÄ°LER ...

More documents

Recommendations

Info

2 1.2. ÇALIŞMANIN AMACI VE KAPSAMI Dijital uygulamalarda latchler için birçok modelleme yapılmıştır. Bunlardan bir kısmı; en küçük boyutta, en az güç harcamasını sağlamak ve hızı en yüksek seviyeye çıkarmaktır. Bir kısmının amacıda; clcok skew ve yarı kararlı durumları ortadan kaldırmaktır. Clock sinyalindeki gecikmeyi azaltmak için; ring osilatörler, kristal osilatörler, H ağaç yapısı gibi yöntemler geliştirilmiştir ( Yoshizava, H., 1998 ). En küçük transistor boyutu ile en az güç harcamasını ve en hızlı latchi tasarlamak için de, latchlerin çıkışına kondansatör bağlayarak yük oluşturulmuş ve zaman gecikmeleri ile güç harcamaları ölçülmüştür. Bu similasyonlardan alınan değerlere göre en ideal durumu bulabilmek için algoritmalar oluşturulmuştur. Bu çalışmada latchin çıkışına kondansatöre göre daha gerçekçi olan MOSFET’ lerden oluşan invertör bağlanmıştır. Bağlanan bu invertördeki MOSFET’ lerin boyutları değiştirilerek çıkış kapasitesi arttırılıp azaltılmıştır. Çıkış kapasitesinin değişimine göre zaman gecikmeleri ölçülmüştür. Bulunan zaman gecikmelerini en aza indirebilmek için latch’in girişinde kullanılan invertörün ve latch’ de kullanılan invertörlerin boyutları değiştirilerek yüzlerce similasyon yapılmıştır. Sonuç olarak bu çalışmada; similasyonlardan elde edilen en ideal zaman gecikmesine ait transistör boyutlarını, yüzlerce similasyon yapmadan bulduran bir algoritma yazılması amaçlanmıştır. Bu doğrultuda MATLAB Programının FUZZY TOOLBOX’ ında ( Bulanık Mantık ) giriş ve yük invertörlerinin boyutlarına göre en ideal latch boyutunu ve zaman gecikmesini bulduran bir program oluşturulmuştur.
3 2. MATERYAL VE YÖNTEM 2.1. MATERYAL 2.1.1. VERİ SAKLAMA ELEMANLARI 2.1.1.1. Flip-Fflop Çağdaş sayısal elektronikte temel hafızalı devre elemanı olarak FLİP – FLOP denilen elemanlar kullanılmaktadır. Flip-flop ların değişik şekilleri vardır. Bu çeşitlerin tümü aşağıdaki ortak özelliklere sahiptir (Ekiz, H., 2003 ). • Bir flip-flopun iki çıkışı vardır. Q ve Q’ • Kararlı bir flip-flop da Q’ çıkışının lojik durumu Q çıkışının lojik durumunun tam tersidir. Kararlı bir flip-flopta QQ’=00 ve QQ’=11 durumları olmaz. Bu durumlar yalnız flip-flopun bir kararlı durumdan diğer kararlı duruma geçişi sırasında ve hissedilmez kadar kısa sürede meydana çıkar ve kayıp olurlar. • Q=1 ve Q’=0 durumu flip-flopun lojik 1 durumu olarak, Q=0 ve Q’=1 durumu ise flip flopun lojik 0 durumu olarak kabul edilmiştir. • Flip flopa giriş sinyali uygulanmadığı sürece flip flop mevcut durumunu korumaya devam eder. Yani bir bit hafıza elemanı görevini sürdürür. • Değişik çeşit flip floplar görevine göre değil, yalnız giriş sinyallerinin sayısına ve bu sinyallere verilecek olan tepkilere göre farklılaşırlar. İkili bilgilerin flip-flopa farklı şekilde uygulanması sonucu, flip-flop çeşitleri oluşur. Diğer bir değişle; temel flip-flop devresinin bağlantısının değiştirilmesi ve yeni özellikler eklenmesi ile oluşturulan değişik flip flop çeşitleri bulunmaktadır. Bunlardan en çok kullanılanlar: 1. R – S (Reset-Set) tipi FF 2. Tetiklemeli (clocked) R-S FF 3. J – K tipi FF
Page 1 and 2: i İÇİNDEKİLER Sayfa İÇİNDEK
Page 3 and 4: iii ÖZET BULANIK MANTIL İLE LATCH
Page 5 and 6: v ÖNSÖZ VE TEŞEKKÜR Çalışmam
Page 7 and 8: vii Sayfa Şekil 2.37. Bulanık Den
Page 9: 1 1. GİRİŞ 1.1. GENEL Elektronik
Page 13 and 14: 5 Register ( Kaydedici ) tasarımı
Page 15 and 16: 7 2.1.3.1.3. Yayılım Gecikmesi (P
Page 17 and 18: 9 Şekil 2.5. Ring osilatörü kull
Page 19 and 20: 11 2.1.4. SAYISAL ENTEGRE TERMİNOL
Page 21 and 22: 13 2.1.5. TAMAMLAYICI MOS LOJİK (C
Page 23 and 24: 15 yükselme, düşme zamanları ih
Page 25 and 26: 17 zamanda ortalama güç harcamas
Page 27 and 28: 19 2.1.6. LATCH Latch ve Flip-Flop
Page 29 and 30: 21 Şekil 2.13 de görüldüğü gi
Page 31 and 32: 23 Bu eşitlik geçici durum sabite
Page 33 and 34: 25 Bu periot süresince çıkış g
Page 35 and 36: 27 Çizelge 2.2. PMOS transistorlar
Page 37 and 38: 29 SR Latch devresinin transient an
Page 39 and 40: 31 V 16 gerilim değeri düşmekted
Page 41 and 42: 33 ile birlikte gerilim değerinin
Page 43 and 44: 35 Şekil 2.24. a) Yükselme Zaman
Page 45 and 46: 37 Kararkteristik dalga şekli nere
Page 47 and 48: 39 LİNEER HALE GETİRİLMİŞ MOSF
Page 49 and 50: 41 T = 0.73T − 0. 05T ………(1
Page 51 and 52: 43 5.0V 2.5V 0V 0s 4ns 8ns 12ns 16n
Page 53 and 54: 45 Yükselme Zamanı Gecikmesi, ns
Page 55 and 56: 47 kaynaklarının, olayların ince
Page 57 and 58: 49 Genel olarak küme üyelerinin d
Page 59 and 60: 51 Şekil 2.36. Bulanık Kümeler,
Page 61 and 62:
53 2.2.5.2. BULANIK ÇIKARIM ( BULA
Page 63 and 64:
55 3. ARAŞTIRMA VE BULGULAR 3.1. Y
Page 65 and 66:
57 Şekil 3.4. Yayılım Gecikmesin
Page 67 and 68:
59 Matlab Fuzzy Logic ToolBox ında
Page 69 and 70:
61 Şekil 3.9. deki devrenin simila
Page 71 and 72:
63 Çizelge 2.4. Yüke Bağlı Olar
Page 73 and 74:
65 YÜk İnvertörü WpL=8, WnL=4*
Page 75 and 76:
67 YÜk İnvertörü WpL=14, WnL=7*
Page 77 and 78:
69 YÜk İnvertörü WpL=22, WnL=11
Page 79 and 80:
71 YÜk İnvertörü WpL=28, WnL=14
Page 81 and 82:
73 Çizelge 2.5. Yük ve 1. İnvert
Page 83 and 84:
75 Yayılım Gecikmesi (ns) 0,12 0,
Page 85 and 86:
77 Yayılım Gecikmesi (ns) 0,14 0,
Page 87 and 88:
79 artması; 1. ve 2. invertörün
Page 89 and 90:
81 4. SONUÇ VE DEĞERLENDİRME 4.1
Page 91 and 92:
83 Şekil 4.3. Kurallar Kuralların
Page 93 and 94:
85 Şekil 4.5. Giriş Değişkenler
Page 95 and 96:
87 KAYNAKLAR Kang, S.M, Leblebici,
Page 97 and 98:
89 +K3B = 7.915875 W0 = 1E-6 NLX =
show all

i Ä°ÃÄ°NDEKÄ°LER Sayfa Ä°ÃÄ°NDEKÄ°LER ...

Create successful ePaper yourself

Delete template?

Save as template?

i Ä°ÃÄ°NDEKÄ°LER Sayfa Ä°ÃÄ°NDEKÄ°LER ...