i İÇİNDEKİLER Sayfa İÇİNDEKİLER ...

32
Şekil 2.21. NAND-Tipi CMOS Statik Latch Devresinin Karakteristik Dalga Şekli
Şekil 2.20. de görülen yük devresinde V 20 gerilimi M N4L isimli NMOS u iletime
geçirmektedir. Bu yüzden V 26 gerilimi deşarj olarak 0 V seviyesine inmektedir.
Bununla birlikte bu gerilim V 24 gerilimi üzerinde önemsenmeyecek bir etkiye
sahiptir. Yükleme devresindeki V 20 gerilimi sağ taraftaki NAND kapısını sürerek V 21
gerilimini düşürmektedir. Bu düşen V 21 gerilimi geri besleme yolu ile M N1 isimli
NMOS a iletilmektedir. V 20 gerilimi, V 21 geri besleme sinyalinden neredeyse
bağımsızdır. Bu yüzden yükselme zamanının yerini tutan T r , sürme sinyali V 16 ve
sabit değerli geri besleme sinyali V 21 ile sürme devresinin sol tarafındaki NAND
kapısı dikkate alınarak modellenebilmektedir.
Benzer şekilde karakteristik düşme zamanı T f , V 21 = 0.9 . V DD değeri ile V 21 = 0.1 .
V DD değeri arasında tanımlanmaktadır. Bu düşme zamanı, sürme devresinin sağ
tarafındaki NAND kapısı göz önüne alınarak tanımlanabilir. Burada giriş
gerilimlerinden biri V 20 ve diğer giriş gerilimi V DD gerilim değerine yükselen V 17
gerilimidir. Bu bölgede V 21 ve V 16 gerilimleri benzer düşen karakteristik dalga
şekillerine sahiptirler.
Yükselme zamanı hesaplamasında devrenin eşdeğer devresini bulmak için, yükselme
zamanı süresince her bir noktanın geçici durum davranışı ( transient behaviour )
öncelikle incelenmektedir. Bu zaman süresince, V 17 , V 23 ve V 24 gerilimleri ya sabit
değerlere yada yavaşça değişen değerlere sahip olmaktadırlar. Güç kaynağı gerilimi