Zadaci za pripremu prvog kolokvijuma (pdf)

84 IMPULSNA ELEKTRONIKANa osnovu ovoga se lako odred - uje dostignuti napon u tački D posle proteklih 5msU D (5ms) = U D (∞) 1 − [U D (∞) 1 − V dd ]e −5ms/τ 3= 2, 09V (1.550)a iz izraza 1.542 se dobijaZa t = 5ms + jeU E (5ms) = 1, 9V. (1.551)U C = V dd (1.552)a U F je još uvek na logičkoj nuli tako da napon tačke D počinje da raste ka vrednostiU D (∞) 2 =R 4 + R 5R 3 + R 4 + R 5U C = 14, 93V. (1.553)Posle vremena T 3 napon tačke D se izjednačava sa gornjim pragom komparatoratako da jeT 3 = τ 3 ln U D(∞) 2 − 2, 09= 1, 63ms (1.554)U D (∞) 2 − 8, 25Dakle napon u tački F se vraća na visok logički nivo posle 5ms + T 3 = 6, 63ms odpojave okidnog impulsa na ulazu kolaU F (6, 63ms + ) = V ddU E (6, 63ms − ) = V T = 7, 5V(1.555)tj. napon tačke E je dostigao napon praga logičkog kola. Sada skok napona u tačkiF izaziva trenutnu promenu napona u tački E na novu vrednostU E (6, 63ms + ) = U E (6, 63ms − ) +posle čega ovaj napon raste do napona napajanja.R 4R 4 + R 5U F = 8, 86V, (1.556)1.26 Na ulaz CMOS invertora sa slike 1.96 se dovode pravougaoni impulsi frekvencijef = 4MHz amplitude 5V. Približno odrediti srednju snagu gubitaka u kolu ako jeV dd = 5V i C = 100pF a otpornost tranzistora u omskoj oblasti iznosi R o = 750Ω.Rešenje:S obzirom da tranzistori u kolu sa slike 1.96 vode istovremeno samo u prelaznomrežimu koji ćemo zanemarivati, kolo ima strukturu integratora čiji se kondenzatorpuni preko izlazne otpornosti tranzistora T 2 a prazni kroz tranzistor T 1 . Vremenskidijagram izlaznog napona u stacionarnom stanju prikazan je na slici 1.97. Kada je naulazu prisutan napon logičke jedinice U ul = 5V , vodi tranzistor T 2 , a kondenzator sepuni ka naponu napajanja V dd sa vremenskom konstantomAko promena na ulazu nastupa posle poluperiodeτ = CR o = 75ns. (1.557)