Zadaci za pripremu prvog kolokvijuma (pdf)

LOGIČKA KOLA 41U drugom kvazistabilnom stanju uključeni su P-kanalni tranzistor drugog i N-kanalni tranzistor prvog invertora. Sada se kondenzator prazni po konturi koja jeprikazana na slici 1.47. Uz zanemarivanje otpornosti tranzistora u omskoj oblasti zaizlazni napon prvog invertora sa slike 1.47 može se pisatiU A (t) = RI 2 (t) = [V dd + U k (T 1 )]e −t/τ (1.244)pri čemu se u prethodnom kvazistabilnom stanju kondenzator uspeo napuniti na vrednostU k (T 1 ) = U A (T 1 ) − U C (T 1 ) = V T − 0 = V T . (1.245)Iz izraza 1.244 vidimo da se kondenzator sada prazni, odnosno ulazni napon prvoginvertora opada ka nuli od početne vrednosti V dd + V T . Kada ovaj napon postanejednak naponu praga uspostavlja se pozitivna povratna sprega koja opet dovodi doskokovitih promena napona na izlazima invertora. ZaU A (T 2 ) = V T (1.246)se iz izraza 1.244 za trajanje drugog kvazistabilnog stanja dobijaT 2 = τ ln V dd + V[T= RC ln 1 + V ]dd= 54, 9µs (1.247)V TV TPrema tome, period oscilovanja iznosi[(V)(ddT = T 1 + T 2 = RC ln 1 +1 + V )]dd= 109, 8µs (1.248)V dd − V T V Ta frekvencija ima vrednostf = 1 T= 9, 1KHz. (1.249)Kada je prenosna karakteristika invertora simetričnakao na slici 1.45, V T = V dd /2, trajanjenule i jedinice je jednako. U praksi, zbogtehnoloških tolerancija parametara CMOStranzistora, napon praga CMOS invertora jenajčešće u opsegu0, 45V dd ≤ V T ≤ 0, 55V dd . (1.250)Za V T = 0, 45V dd se dobijaT 1 = 51, 7µsT 2 = 58, 4µs,i(1.251)što predstavlja odstupanje od nominalne vrednostiza 5,8 %, odnosno 6,4%, respektivno.Slika 1.48:Simetrični rezultati se dobijaju i za V T = 0, 55V dd . Perioda oscilovanja iznosi