Eine Einführung in die Schaltungsent- wicklung mit VHDL

INTERSTAATLICHE HOCHSCHULE
FÜR TECHNIK BUCHS NTB
Einführung in VHDL
3.4 Beispiel 3-Bit Zähler
Das nächste Beispiel beschreibt einen 3-Bit Zähler.
Register-Level Beschreibung
(Datenflussbeschreibung)
Verhaltensbeschreibung (behaviour)
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY three_bit_counter IS
PORT (
clk : IN std_logic;
enable : IN std_logic;
count : OUT unsigned (2 DOWNTO 0);
END ENTITY three_bit_counter;
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
ENTITY three_bit_counter IS
PORT (
clk : IN std_logic;
enable : IN std_logic;
count : OUT unsigned (2 DOWNTO 0);
END ENTITY three_bit_counter;
ARCHITECTURE dataflow OF three_bit_counter
IS
TYPE t_state IS (s0, s1, s2, s3,
s4, s5, s6, s7 );
ARCHITECTURE behave OF three_bit_counter IS
SIGNAL current_count
: unsigned (2 DOWNTO 0);
SIGNAL state, next_state: t_state;
BEGIN
combinatorial : PROCESS (state)
BEGIN
CASE state IS
WHEN s0 => next_state