Eine Einführung in die Schaltungsent- wicklung mit VHDL

INTERSTAATLICHE HOCHSCHULE
FÜR TECHNIK BUCHS NTB
Einführung in VHDL
4.5 Arithmetik mit Vektoren
VHDL selbst unterstützt keine mathematischen Operationen.
Dafür wurden spezielle Packages geschaffen
(siehe auch Kapitel 11).
Für synthetisierbare Funktionen die für die Ausführung
in FPGAs und/oder ASICs bestimmt sind, verwendet
man am besten das Paket
IEEE.numeric_std, welches die Typen
unsigned und signed als Vektoren vom Typ
std_logic definiert.
Beim Schreiben von Testbench-Funktionen welche
nicht synthetisiert werden darf man ruhig auch auf
komplexere mathematische Operationen zurückgreifen,
wie Sin, Cos oder Wurzeln. Dafür verwendet man
mit Vorteil das Packet IEEE.math_real beziehungsweise
IEEE.math_complex.
Es gibt noch viele alte Beispiele und
Implementation, welche die IEEE
Pakete std_logic_arith sowie
std_logic_signed und
std_logic_unsigned verwenden.
Die darin definierten Funktionen
können mit anderen Definitionen kollidieren
und sollten deshalb nicht mehr verwendet werden.
Ebenso sollte das Packet numeric_bit nicht verwendet
werden, weil es unsigned und signed als
Vektoren vom Typ BIT definiert, und dies für reale
Schaltungen nicht alle auftretenden Zustände abbilden
kann.
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;
SIGNAL a: UNSIGNED;
a