Download als PDF (384 Kb) - Struers
Download als PDF (384 Kb) - Struers
Download als PDF (384 Kb) - Struers
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
11: Fehler im Aufbau<br />
eines Multilayers<br />
Bilder 11, 12:<br />
Beispiele der<br />
metallographischen<br />
Präparation von<br />
Mehrlagenleiterplatten<br />
12: Leiterplatte mit Kupferlackdraht<br />
Bei der Präparationsmethode 2 ist<br />
es sinnvoll, die Probe auf SiC- Papier<br />
mit 500er Körnung zu Schleifen.<br />
Nach dem Feinschleifen auf der<br />
Largoscheibe sollten alle Glasfaserausbrüche<br />
beseitigt sein. Anschließend<br />
genügen eine kurze Politur<br />
mit 6 µm und 1 µm Diamantsuspension.<br />
Werden die Ausbrüche<br />
nicht ausreichend beseitigt, so lassen<br />
sich Leiterplattenfehler, wie<br />
13: Glasdiode auf mehrlagiger Leiterplatte<br />
aufgelötet, mit Riß im Glaskörper<br />
Delaminationen, Harzrückzüge etc.<br />
nicht eindeutig nachweisen.<br />
Die Kupferschichten auf den Leiterplatten<br />
bestehen aus Basiskupfer<br />
(Kupferkaschierung des Basismateri<strong>als</strong>)<br />
und Aufbaukupfer (ggf. mehrere<br />
Lagen). Die Kupferhülse in<br />
Durchkontaktierungen besteht aus<br />
der Bekeimungsschicht und dem<br />
Aufbaukupfer. Um den Kupferlagenaufbau<br />
untersuchen zu können,<br />
muß das Kupfer angeätzt werden.<br />
Hierfür eignet sich eine<br />
Ätzlösung aus destilliertem Wasser,<br />
25%-igen Ammoniak und einem<br />
Tropfen Wasserstoffperoxid im Verhältnis<br />
6:6:0,1. Die Proben sollten<br />
direkt nach der OP-S- Politur geätzt<br />
werden. Wichtig ist hierbei, daß das<br />
Ätzmittel frisch angesetzt wird. In<br />
den Bildern 11 und 12 sind geätzte<br />
Querschliffe von Leiterplatten dargestellt.<br />
Im Bild 11 erkennt man einen fehlerhaften<br />
Innenaufbau einer Mehrlagenleiterplatte.<br />
Dabei sind verschiedene<br />
Sachverhalte sichtbar:<br />
Knospenbildung in der Kupfer<br />
metallisierung (1)<br />
14: Siliziumchip mit Aluminiumdrahtbond<br />
Zwei-Punkt-Anbindung eines<br />
Restrings einer Innenlage an die<br />
Hülsenmetallisierung (2)<br />
Harzrückzug an der<br />
Kupferhülse (3)<br />
Bild 12 zeigt eine alternative<br />
Innenlagenverdrahtung. Anstelle<br />
von mehreren strukturierten laminierten<br />
Innenlagen werden Kupferlackdrähte<br />
verwendet.<br />
Bilder 15a-b, 16a-b, 17a-b: Makroaufnahmen elektronischer Bauelemente mit Schliffbildern<br />
15a: Makrobild eines Kondensators<br />
16a: Makrobild eines Widerstandes<br />
17a: Makrobild eines Melfwiderstandes<br />
15b: SnPb- Lotgefüge eines Kondensators,<br />
dargestellt im Polarisationskontrast<br />
18<br />
16b: SnPb- Lotgefüge eines Widerstandes<br />
Gefüge dargestellt im Polarisations-kontrast<br />
17b: Melfwiderstand lasergelötet mit<br />
Hochtemperaturweichlot, Gefüge<br />
dargestellt im Polarisationskontrast