Infoheft Download - FSET - RWTH Aachen University

Lehrstühle und Institute
Forschungsschwerpunkte
Lehrstuhl für Allgemeine Elektrotechnik und
Datenverarbeitungssysteme (EECS)
Prof. Dr.-Ing. Tobias G. Noll
Anschrift: Schinkelstr. 2, 52062 Aachen
Tel.: 0241-80-97600
Fax: 0241-80-92282
Email: tgn@eecs.rwth-aachen.de
Web: www.eecs.rwth-aachen.de
Ziel der Forschungsanstrengungen des Lehrstuhls ist die Erarbeitung neuer Architektur-Strategien,
Schaltungs-Konzepte und Entwurfs-Methoden für die Implementierung Energie- und Flächen-effizienter
integrierter Schaltungen ( ” Chips“) in modernsten, sogenannten ” Very-Deep-Sub-Micron CMOS-
Technologien“. Diese Strategien, Konzepte und Methoden werden an exemplarischen Anwendungen,
vorwiegend aus dem Bereich der hochratigen digitalen Signalverarbeitung, erarbeitet. Die dabei am
EECS beherrschte Entwurfskomplexität reicht in der aktuell modernsten CMOS-Technologie mit 40 nm
Strukturfeinheit bis zu 200 Millionen Transistoren; der übergang zur 28nm-CMOS-Generation ist in
Vorbereitung. Beispiele für aktuelle Forschungsprojekte sind:
Digitale Global-Navigation-Satellite-Systems-(GNSS-)Empfänger In diesem Forschungsprojekt
werden Konzepte für zukünftige Empfänger für die Satelliten-basierte Navigation ( GNSS“) erarbeitet.
”
Zur Verbesserung der Verfügbarkeit werden dabei sowohl die Signale von installierten ( US Navstar
”
GPS“, Russian Glonass“) als auch von zukünftigen Satellitennavigationssystemen (z. B. European
” ”
Galileo“) berücksichtigt. Um die Integrität, Genauigkeit und Verfügbarkeit der Navigation weiter zu
steigern, werden geostationäre Satellitensysteme (EGNOS) und inertiale Messsysteme (Orientierungsund
Beschleunigungsmesser) integriert. Ziel ist die Implementierung eines möglichst flexiblen (d.h.
” programmierbaren“), aber dennoch kostengünstigen (Energiebedarf, Chipfläche) Empfängers, der als
Makro in sogenannten System-on-Chips für eine breite Palette von Anwendungen (Kfz-Navigation,
Mobilfunkterminals, GPS-Tagging, etc.) eingesetzt werden kann.
Kanaldekoder Kanaldekoder, welche die Erkennung und Korrektur von Übertragungsfehlern
erlauben, sind in vielen Anwendungen der hochratigen digitalen (sowohl Wireless- als auch Wirelinebasierten)
Übertragungstechnik aber auch in der Speichertechnik eine zentrale, anspruchsvolle
Komponente. Die Herausforderungen liegen dabei sowohl in der erforderlichen arithmetischen
Rechenleistung wie auch im Flächen- und insbesondere Energiebedarf. Dies gilt insbesondere für die Low-
Density-Parity-Check-(LDPC-)Kodierung, die Übertragungsraten nahe der fundamentalen so genannten
” Shannon-Grenze“ gestatten. Zwei exemplarische und besonders herausfordernde Anwendungen sind
die Multi-Gigabit/s-Ethernet-Datenübertragung über Kupferkabel (derzeit in der Einführung: 10Gbit/s-
”
Ethernet Base-T“) und die sogenannten Read-Channels“ in Festplattenspeicher-Controllern. Ziel ist
”
auch hier die Erarbeitung neuer technologiegerechter Implementierungskonzepte für hohe Energie- und
Flächeneffizienz.
System-on-Chip-Komponenten für Software-Defined-Radio Im Bereich der drahtlosen Kommunikation
und Datenübertragung werden Endgeräte entwickelt, die mehrere Standards (z. B. GSM, UMTS,
LTE, WLAN, Bluetooth, GPS) gleichzeitig unterstützen. Eine Kombination der derzeit eingesetzten
Komponenten in einer Multistandard-Plattform ist aufgrund der benötigten großen Anzahl teuer und
44 Fachschaft Elektrotechnik und Informationstechnik