Optimierung einer Softwarebibliothek für sicherheitsrelevante

2 Grundlagen 15
Das genaue Funktionsprinzip kann aus Dokumentationen von der Webseite ARM Limited
(www.arm.com) entnommen werden.
Die gegebene CPU verfügt über eine 3-stufige Pipeline mit einer so genannten Loadand-Store
Architektur. Die Besonderheit dabei ist, dass alle zum Berechnen benötigten
Daten aus dem Speicher in Register kopiert (Load) und nach der Operation wieder in
den Speicher zurück geschrieben (Store) werden (Abbildung 5). Dies bringt eine Steigerung
der Performance mit sich, weil mit viel schnelleren Registern gearbeitet und deshalb
nicht jedes Mal auf den langsamen Speicher zugegriffen wird.
Register:
Abbildung 5:Load-and-Store Prinzip [MAR06]
Die ARM7TDMI-S CPU besitz eine Bank aus sechzehn 32-Bit langen Registers(Abbildung
6) und einem Current Program Status Register(CPSR) (Abbildung 7). Die
Register R0-R12 sind benutzerspezifische Register (User Register) und besitzen keine
speziellen Funktionen. Die R13-R15 hingegen sind so genannte Special Function Register
und haben bestimmte Funktionen zu erfüllen. Register R13 hat die Funktion des
Stack Pointers, R14 des Link Registers. In R14 wird die Rücksprungadresse
(siehe s. 20) gespeichert. R15 ist der Programmcounter.
Das Current Program Status Register(CPSR) erfüllt folgende Funktionen:
• In den Bits 28-31 des Registers stehen die Statusflags (Negative, Zero, Carry
und Overflow). Die Statusflags-Bits werden benutzt, um logische und arithmetische
Befehle unter bestimmten Bedienungen durchzuführen.
• Mit Hilfe von Bit 6 und 7 werden Interrupts 5 ein- oder ausgeschaltet.
• Mit Hilfe von Bits 0-4 wird zwischen den Benutzungsmodi umgeschaltet.
5 IRQ(Interrupt Request) sowie FIQ(Fast Interrupt Request)