Il sistema operativo Windows XP - Apogeo

0 e 1023, pertanto tale valore può selezionare un qualsiasi elemento o nel direttorio di pagina o
nella tabella della pagina; questa proprietà viene usata quando un puntatore all’indirizzo virtuale
è tradotto in un indirizzo in byte nella memoria fisica. Un indirizzo di memoria virtuale a 32-bit
è suddiviso in tre valori, come mostra la Figura 4. I primi 10 bit dell'indirizzo virtuale sono usati
come indice nel direttorio delle pagina e questo indirizzo seleziona un elemento nel direttorio di
pagina (PDE) che contiene l’effettiva struttura della pagina per una tabella di pagina. L'unità di
gestione della memoria (MMU) usa i 10 bit successivi dell'indirizzo virtuale per selezionare un
PTE dalla tabella di pagina che specifica una struttura di pagina nella memoria fisica; i restanti 12
bit dell'indirizzo virtuale rappresentano lo spiazzamento di uno specifico byte nella struttura di pagina.
MMU crea un puntatore al byte specifico in memoria fisica concatenando i 20 bit del PTE con i
12 bit inferiori dell'indirizzo virtuale. Pertanto, il PTE a 32-bit ha 12 bit per descrivere lo stato
della pagina fisica. L’hardware IA32 riserva 3 bit ad uso del sistema operativo. I rimanenti bit
specificano se si è avuto accesso o si è scritto nella pagina, gli attributi nascosti, la modalità di
accesso: se la pagina è globale, e se PTE è valido.
I processori IA32, dotati di PAE, usano PDE e PTE a 64 bit per poter rappresentare il valore più
grande a 24-bit del campo del frame di pagina. Pertanto i direttori di pagina di secondo livello e le
tabelle di pagina contengono, rispettivamente, solo 512 PDE e PTE. Per fornire 4 GB di spazio di
indirizzamento virtuale si richiede un livello supplementare del direttorio di pagina con quattro PDE.
La traduzione di un indirizzo virtuale a 32 bit usa 2 bit per l'indice del direttorio ad alto livello e 9
bit per ognuno dei direttori di pagina di secondo livello e per le tabelle di pagina.
Per evitare un overhead nella traduzione di ogni indirizzo virtuale mediante l’esame di PDE e
PTE, i processori usano una memoria associativa (translation-lookaside buffer: TLB) che
contiene una cache di memoria associativa per mappare le pagine virtuali in PTE. A differenza
dell'architettura IA32, dove la TLB è mantenuta dalla MMU hardware, IA64 utilizza una procedura
trap software per fornire le traduzioni mancanti alla TLB e ciò fornisce al gestore di VM flessibilità
nello scegliere le strutture dati da usare. In Windows XP si è scelta, per i processori IA64, una
struttura ad albero a tre livelli per mappare gli indirizzi virtuali in modalità utente.
Figura 4. Traduzione di un indirizzo da virtuale a fisico in un processore IA32.
page offset= spiazzamento della pagina
19