Spartan-3 ã¸ã§ãã¬ã¼ã·ã§ã³ FPGA ã¦ã¼ã¶ã¼ ã¬ã¤ã (UG331) - Xilinx

More documents

Recommendations

Info

R目次22 japan.xilinx.com Spartan-3 ジェネレーション FPGA ユーザーガイドUG331 (v1.4) 2008 年 6 月 25 日
Rこのマニュアルについてこのユーザーガイドでは、 Spartan ® -3、 Spartan-3E、 Spartan-3A、 Spartan-3AN、 Spartan-3A DSPFPGA プラットフォームを含む Spartan-3 ジェネレーション FPGA のアーキテクチャ機能の使用方法を説明します。これらのプラットフォームすべてについて説明されているので、類似点や相違点がわかりやすくなっており、複数のリソースで同じ内容を繰り返す必要をなくしています。プラットフォーム間の比較には、「セクション I : Spartan-3 ジェネレーションFPGA の設計」またはhttp://japan.xilinx.com/products/spartan3a/3a.htm を参照してください。このユーザーガイドには、Spartan FPGA データシートのモジュール 2 ( 機能の説明 ) やデバイスのアプリケーションノートに含まれていた内容が記述されています。プラットフォーム別の DC 特性およびスイッチ特性 (モジュール 3) およびピン配置情報 (モジュール 4) は、データシートを参照してください。Spartan-3E および Spartan-3A/3AN/3A DSP プラットフォームの機能はすべてこのユーザーガイドで説明されていますが、DCI やクロック構造などの Spartan-3 プラットフォームとの違いについては、Spartan-3 FPGA データシートのモジュール 2 またはデバイスのアプリケーションノートを参照してください。Spartan-3 ジェネレーション FPGA のコンフィギュレーションに関する情報は、『Spartan-3Generation Configuration User Guide』 (UG332) を参照してください。 Spartan-3AN FPGA の内部SPI フラッシュメモリの使用方法については、『Spartan-3AN FPGA In-System Flash User Guide』(UG333) を参照してください。これらのユーザーガイドとデータシートの仕様で、 Spartan-3 ジェネレーションアーキテクチャのすべての情報が提供されます。http://japan.xilinx.com/support/documentation/spartan-3a.htm でこれらの文書のアップデートを確認してください。このユーザーガイドがアップデートされた際に自動的にアラートを受け取るには、このページの上部にある [アラートに登録 ] リンクをクリックしてください。マニュアルの内容このマニュアルは、次の章から構成されています。• 「セクション I : Spartan-3 ジェネレーションFPGA の設計」♦ 第 1 章「概要」♦ 第 2 章「グローバルクロックリソースの使用」♦ 第 3 章「デジタルクロックマネージャ (DCM) の使用」♦ 第 4 章「ブロック RAM の使用」♦ 第 5 章「CLB (コンフィギャブルロジックブロック) の使用」♦ 第 6 章「分散 RAM としてのルックアップテーブルの使用」♦ 第 7 章「ルックアップテーブルのシフトレジスタ (SRL16) としての使用」♦ 第 8 章「専用マルチプレクサの使用」Spartan-3 ジェネレーション FPGA ユーザーガイド japan.xilinx.com 23UG331 (v1.4) 2008 年 6 月 25 日
Page 1 and 2: Spartan-3 ジェネレーションF
Page 3 and 4: 目次このマニュアルにつ
Page 8 and 9: R目次メモリの構成 /ア
Page 11 and 12: 目次Rクロックイネーブ
Page 13 and 14: 目次RXORCY . . . . . . . . . . .
Page 15 and 16: 目次RESD 耐性 . . . . . . . .
Page 17: 目次Rソースの階層 . . .
Page 21: 目次R第 21 章 : バウンダ
Page 25 and 26: 表記規則R表記規則こ
Page 27 and 28: Rセクション I : Spartan-3 ジ
Page 29 and 30: R第 1 章概要この章では
Page 31 and 32: Spartan-3 ジェネレーショ
Page 33 and 34: Spartan-3 ジェネレーショ
Page 35 and 36: Spartan-3 ジェネレーション
Page 37 and 38: アーキテクチャの概要
Page 39 and 40: I/O 機能RI/O 機能Spartan-3
Page 41 and 42: I/O 機能R表 1-11 : Spartan-3AN
Page 43 and 44: パッケージマークRパッケ
Page 45 and 46: R第 2 章グローバルクロッ
Page 47 and 48: グローバルクロックリソ
Page 49 and 50: クロック入力RSpartan-3A/3AN
Page 51 and 52: クロック入力R表 2-3 : Spar
Page 53 and 54: クロックバッファ /マル
Page 55 and 56: クロックバッファ /マル
Page 57 and 58: BUFGMUX の接続R BUFGMUXCLK SI0
Page 59 and 60: 区画クロック配線RBUF
Page 61 and 62: その他の情報R上辺 /
Page 63 and 64: R第 3 章デジタルクロック
Page 65 and 66: DCM に関するトピック
Page 67 and 68: DCM の位置とクロック
Page 69 and 70: DCM の機能の概要R遅延
Page 71 and 72: DCM プリミティブRシンボル
Page 73 and 74:
DCM プリミティブR表 3-6 : DC
Page 75 and 76:
Page 77 and 78:
Page 79 and 80:
Page 81 and 82:
DCM のクロック要件R表 3-
Page 83 and 84:
DCM のクロック要件RDCM
Page 85 and 86:
Page 87 and 88:
Page 89 and 90:
LOCKED 出力の動作RLOCKED
Page 91 and 92:
RST 入力の動作RSpartan-3A
Page 93 and 94:
Clocking WizardRDCMSpartan-3FPGA[OK
Page 95 and 96:
Clocking WizardRCLKDV DCM CLKFX CLK
Page 97 and 98:
Clocking WizardRDCM FPGA DONE High
Page 99 and 100:
Clocking WizardR表 3-21 : 使用
Page 101 and 102:
VHDL および Verilog のでイン
Page 103 and 104:
クロックスキューの除
Page 105 and 106:
Page 107 and 108:
Page 109 and 110:
Page 111 and 112:
Page 113 and 114:
デューティサイクル調
Page 115 and 116:
位相シフトR表 3-24 : ク
Page 117 and 118:
位相シフトR図 3-29 に、
Page 119 and 120:
位相シフトR表 3-27 : DLL
Page 121 and 122:
位相シフトR0°270°90°1CL
Page 123 and 124:
位相シフトRその他の
Page 125 and 126:
位相シフトRMAX_STEPSTimeDC
Page 127 and 128:
位相シフトRCLKINPHASE_SHIF
Page 129 and 130:
位相シフトR表 3-32 : 可
Page 131 and 132:
クロックの逓倍、分
Page 133 and 134:
Page 135 and 136:
Page 137 and 138:
Page 139 and 140:
Page 141 and 142:
クロックの転送、複
Page 143 and 144:
クロックジッタ ( 位相
Page 145 and 146:
Page 147 and 148:
Page 149 and 150:
Page 151 and 152:
その他のアドバンスト
Page 153 and 154:
その他のアドバンスト
Page 155 and 156:
R第 4 章ブロック RAM の使
Page 157 and 158:
はじめにRWEAENASSRACLKAADDRA[r
Page 159 and 160:
ブロック RAM の位置と
Page 161 and 162:
データフローRデータフ
Page 163 and 164:
信号Rパリティ入力お
Page 165 and 166:
信号Rアドレス入力デュ
Page 167 and 168:
信号R表 4-6 : RAMB16BWE/R の
Page 169 and 170:
属性R未使用の入力未
Page 171 and 172:
属性RCORE Generator - メモリ
Page 173 and 174:
属性RVHDL/Verilog インスタ
Page 175 and 176:
Page 177 and 178:
属性RREAD_FIRST ( 書き込
Page 179 and 180:
Page 181 and 182:
ブロック RAM の動作R表 4-
Page 183 and 184:
デュアルポート RAM での
Page 185 and 186:
デュアルポート RAM での
Page 187 and 188:
ブロック RAM のアプリケ
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
Page 197 and 198:
Page 199 and 200:
Page 201 and 202:
付録 A : VHDL インスタンシ
Page 203 and 204:
付録 B : Verilog インスタン
Page 205 and 206:
R第 5 章CLB (コンフィギャ
Page 207 and 208:
スライスRスライス図 5-3
Page 209 and 210:
スライスの概要RSLICEM(
Page 211 and 212:
スライスの詳細R表 5-2
Page 213 and 214:
ルックアップテーブル (LU
Page 215 and 216:
分散 RAMR表 5-4 : 同期リ
Page 217 and 218:
R第 6 章分散 RAM としての
Page 219 and 220:
特徴RWCLKDATA_INdADDRESSaaWRITE_
Page 221 and 222:
ほかのザイリンクス FPG
Page 223 and 224:
ライブラリプリミティブR
Page 225 and 226:
属性Rグローバルライト
Page 227 and 228:
属性RSLICEMDA[3:0]WE16x1LUTRAM(/
Page 229 and 230:
分散 RAM のデザイン入
Page 231 and 232:
分散 RAM のデザイン入
Page 233 and 234:
R第 7 章ルックアップテー
Page 235 and 236:
シフトレジスタのアーキ
Page 237 and 238:
シフトレジスタのアーキ
Page 239 and 240:
Page 241 and 242:
Page 243 and 244:
Page 245 and 246:
シフトレジスタサブモ
Page 247 and 248:
Page 249 and 250:
Page 251 and 252:
応用R応用遅延ライン
Page 253 and 254:
応用RLFSR 1Gold Code OutLFSR 2x4
Page 255 and 256:
関連資料およびリフ
Page 257 and 258:
R第 8 章専用マルチプレ
Page 259 and 260:
CLB マルチプレクサのリソ
Page 261 and 262:
CLB マルチプレクサのリソ
Page 263 and 264:
インプリメンテーション
Page 265 and 266:
Page 267 and 268:
Page 269 and 270:
その他のマルチプレク
Page 271 and 272:
マルチプレクサを使用
Page 273 and 274:
Page 275 and 276:
Page 277 and 278:
Page 279 and 280:
Page 281 and 282:
R第 9 章キャリーロジッ
Page 283 and 284:
ルックアヘッドキャリー
Page 285 and 286:
リソースの詳細RCOUTYBG4G3
Page 287 and 288:
リソースの詳細RCOUTto S0
Page 289 and 290:
乗算リソースR乗算リ
Page 291 and 292:
コンポーネント名とピン
Page 293 and 294:
パフォーマンスRCLBLUTLUTLUTF
Page 295 and 296:
パフォーマンスRCOUTYBG4G3G2G
Page 297 and 298:
仕様R仕様表 9-7 に示す
Page 299 and 300:
キャリーロジックおよ
Page 301 and 302:
Page 303 and 304:
Page 305 and 306:
キャリーおよび合成制
Page 307 and 308:
キャリーおよび合成制
Page 309 and 310:
応用R応用キャリーロ
Page 311 and 312:
応用RコンパレータMUXCY の
Page 313 and 314:
応用Rこれらの多入力
Page 315 and 316:
応用RA3A2A1A0++++COUTP4P3P2P1B1B
Page 317 and 318:
応用R8 X 12 の乗加算器
Page 319 and 320:
R第 10 章I/O リソースの使
Page 321 and 322:
IOB 概要RTT1DQTFF1CETCECKSRREVDD
Page 323 and 324:
Spartan-3 ジェネレーション
Page 325 and 326:
デザイン入力R表 10-3 : Sp
Page 327 and 328:
デザイン入力RIBUFDS差動
Page 329 and 330:
アーキテクチャの詳細
Page 331 and 332:
Page 333 and 334:
Page 335 and 336:
Page 337 and 338:
Page 339 and 340:
Page 341 and 342:
SelectIO 信号規格R表 10-8 :
Page 343 and 344:
SelectIO 信号規格RLVDS - 低
Page 345 and 346:
SelectIO 信号規格R表 10-10
Page 347 and 348:
SelectIO 信号規格R以前
Page 349 and 350:
SelectIO 信号規格RLVCMOS/LVT
Page 351 and 352:
SelectIO 信号規格Rクワッ
Page 353 and 354:
SelectIO 信号規格RZ=50V TTV
Page 355 and 356:
SelectIO 信号規格R差動 I/
Page 357 and 358:
SelectIO 信号規格RBLVDS 出
Page 359 and 360:
IOB の電源電圧RBank 0Bank
Page 361 and 362:
IOB の電源電圧R表 10-19 :
Page 363 and 364:
IOB の電源電圧R表 10-20 :
Page 365 and 366:
IOB の電源電圧R3. バン
Page 367 and 368:
IOB の電源電圧R電源投
Page 369 and 370:
R第 11 章エンベデッド乗
Page 371 and 372:
2 の補数の符号付き
Page 373 and 374:
2 の補数の符号付き
Page 375 and 376:
乗算器の拡張RBCIN およ
Page 377 and 378:
1 つのプリミティブに
Page 379 and 380:
デザイン入力R次は、 PR
Page 381 and 382:
CORE Generator の使用RAA_SIGNE
Page 383 and 384:
Spartan-3 FPGA のライブラリ
Page 385 and 386:
乗算器以外の利用方
Page 387 and 388:
Page 389 and 390:
R第 12 章インターコネ
Page 391 and 392:
スイッチマトリックスR次
Page 393 and 394:
グローバル制御信号Rグ
Page 395 and 396:
Rセクション II : デザイン
Page 397 and 398:
R第 13 章ISE デザインツー
Page 399 and 400:
デザインフローRデザイ
Page 401 and 402:
デザインフローRHDL によ
Page 403 and 404:
デザインフローRマップ2.
Page 405 and 406:
デザインフローR• スタ
Page 407 and 408:
ISE 開発環境Rスタティッ
Page 409 and 410:
ISE 開発環境R• 合成•
Page 411 and 412:
ISE 開発環境RStateCAD ステ
Page 413 and 414:
ISE 開発環境Rインプリ
Page 415 and 416:
ISE 開発環境RPlanAheadPlanAh
Page 417 and 418:
Page 419 and 420:
R第 14 章IP コアの使用概
Page 421 and 422:
Page 423 and 424:
Page 425 and 426:
Page 427 and 428:
Page 429 and 430:
Page 431 and 432:
Page 433 and 434:
Page 435 and 436:
Page 437 and 438:
Page 439 and 440:
Page 441 and 442:
R第 15 章エンベデッドプ
Page 443 and 444:
概要R表 15-1 : Spartan-3 ジェ
Page 445 and 446:
PicoBlaze アプリケーショ
Page 447 and 448:
Page 449 and 450:
Rセクション III : PCB 設計
Page 451 and 452:
R第 16 章パッケージおよび
Page 453 and 454:
ピンタイプRピンタイプSp
Page 455 and 456:
ピンタイプRy : 正の信
Page 457 and 458:
ピンタイプRPartGenExcel で
Page 459 and 460:
PACE (Pinout and Area Constraints E
Page 461 and 462:
パッケージR鉛フリーパ
Page 463 and 464:
R第 17 章パッケージ図面
Page 465 and 466:
VQ100/VQG100 Very Thin QFP パッ
Page 467 and 468:
TQ144/TQG144 Thin QFP パッケー
Page 469 and 470:
FT256/FTG256 Fine-Pitch Thin BGA
Page 471 and 472:
FG400/FGG400 Fine-Pitch BGA パッ
Page 473 and 474:
Page 475 and 476:
Page 477 and 478:
FG1156/FGG1156 Fine-Pitch BGA パ
Page 479 and 480:
R第 18 章Spartan-3 ジェネレ
Page 481 and 482:
電力概算RSpartan-3A/3AN/3A D
Page 483 and 484:
ホットスワップRV CCINT が
Page 485 and 486:
節電RSpartan-3 Generation FPGACl
Page 487 and 488:
ボードデザインとシグ
Page 489 and 490:
R第 19 章パワーマネージ
Page 491 and 492:
Spartan-3A/3AN/3A DSP の一時
Page 493 and 494:
Page 495 and 496:
Page 497 and 498:
Page 499 and 500:
Page 501 and 502:
Page 503 and 504:
Page 505 and 506:
Page 507 and 508:
Hibernate モードRHibernate モ
Page 509 and 510:
Hibernate モードR3. 外部ス
Page 511 and 512:
R第 20 章IBIS モデルの使
Page 513 and 514:
ザイリンクスの IBIS サポ
Page 515 and 516:
R第 21 章バウンダリスキ
Page 517 and 518:
バウンダリスキャンの
Page 519 and 520:
BSDL ファイルR4. パッケー
Page 521 and 522:
ソフトウェアサポートRBS
Page 523 and 524:
show all

Spartan-3 ã¸ã§ãã¬ã¼ã·ã§ã³ FPGA ã¦ã¼ã¶ã¼ ã¬ã¤ã (UG331) - Xilinx

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?

Spartan-3 ã¸ã§ãã¬ã¼ã·ã§ã³ FPGA ã¦ã¼ã¶ã¼ ã¬ã¤ã (UG331) - Xilinx