Spartan-3 ジェネレーション FPGA ユーザー ガイド (UG331) - Xilinx

R第 1 章 : 概 要Spartan-3 ジェネレーション プラッ ト フォーム• Spartan-3A DSP プラッ ト フォーム♦ DSP (デジ タル 信 号 処 理 ) アプ リ ケーシ ョ ンに 最 適 化♦ DSP48A リソース♦ Spartan-3A プ ラ ッ ト フ ォーム よ り も 高 集 積• Spartan-3AN プラッ ト フォーム♦ 不 揮 発 性♦ スペースに 制 約 のあ る アプ リ ケーシ ョ ンに 最 適• Spartan-3A プラッ ト フォーム♦ I/O 重 視 型♦ ブ リ ッ ジ、 差 動 信 号 処 理 、 および メ モ リ インターフェイスに 最 適• Spartan-3E プラッ ト フォーム♦ ロ ジ ッ ク 重 視 型♦ ロ ジ ッ ク 統 合 およびエンベデ ッ ド 制 御 に 最 適• Spartan-3 プラッ ト フォーム♦ 集 積 度 重 視 型♦ 高 度 に 統 合 さ れたデータ 処 理 アプ リ ケーシ ョ ンに 最 適表 1-2 : Spartan-3 ジェネレーション プ ラ ッ ト フ ォームの 選 択アプリケーショ ン/ 機 能Spartan-3FPGASpartan-3 ジェネレーション プラッ トフォームSpartan-3EFPGASpartan-3AFPGASpartan-3ANFPGASpartan-3A DSPFPGA基 本 的 なデザイ ン 特 性最 大 約 1.5M のシステム ゲー ト + ++ + + +1.5M を 超 えるシステム ゲー ト + +I/O ピン 500 個 以 下 + + ++ ++ ++I/O ピン 500 個 以 上 +エンベデッ ド プロセッサ32 ビッ ト MicroBlaze プロセッサ + + ++ ++ ++8 ビッ ト PicoBlaze コント ローラ + + + + +DDR SDRAM メモリ インターフェイスDDR SDRAM + + ++ ++ ++DDR2 SDRAM ++ + ++ ++ ++差 動 I/OLVDS + ++ +++ +++ +++RSDS + ++ +++ +++ +++miniLVDS + ++ ++ ++TMDS/PPDS + + +30 japan.xilinx.com Spartan-3 ジェネレーション FPGA ユーザー ガイ ドUG331 (v1.4) 2008 年 6 月 25 日