Spartan-3 ジェネレーション FPGA ユーザー ガイド (UG331) - Xilinx

R第 1 章 : 概 要表 1-9 : 差 動 I/O 規 格規 格 V CCOSpartan-3FPGASpartan-3EFPGASpartan-3A/3AN/3A DSPFPGALVDS2.5V √ √ √3.3V √BLVDS 2.5V √ √ √MINI_LVDSLVPECLRSDSTMDSPPDS2.5V √ √3.3V √2.5V √ √ √3.3V √2.5V √ √ √3.3V √2.5V3.3V √2.5V √3.3V √LDT 2.5V √LVDSEXT 2.5V √DIFF_SSTL - √ √ √DIFF_HSTL - √ √ √DIFF_TERM - √ √表 1-10 : Spartan-3A DSP で 使 用 可 能 なユーザー I/O および 差 動 I/O ペアの 数デバイスXC3SD1800ACS484CSG484FG676FGG676ユーザー 差 動 ユーザー 差 動309(56)140(78)519(110)227(131)XC3SD3400A309(56)140(78)469(60)213(117)メモ :1. 太 字 で 示 された 数 字 は I/O および 入 力 専 用 ピ ンの 最 大 数 です。 斜 体 で 示 された 数 字 は 入 力 専 用 ピ ンの 数 です。 差 動 入 力 専 用 ピ ン 数 には、 入 力 専 用 ピ ンの 差 動 ペア と 、 差 動 入 力 に 制 限 された I/O バンク 内 の I/O ピンの 差 動 ペアの 両 方 が 含 まれます。40 japan.xilinx.com Spartan-3 ジェネレーション FPGA ユーザー ガイ ドUG331 (v1.4) 2008 年 6 月 25 日