Spartan-3 ジェネレーション FPGA ユーザー ガイド (UG331) - Xilinx

R目 次クロック バッファ /マルチプレ クサの 使 用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54BUFGMUX および BUFGMUX_1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54BUFG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54BUFGCE および BUFGCE_1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55XST によるクロッ ク バッファの 合 成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56BUFGMUX の 接 続 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56BUFGMUX の 入 力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56BUFGMUX の 出 力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59Spartan-3 のグローバル クロック バッファ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59区 画 ク ロ ッ ク 配 線 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59上 辺 / 下 辺 および 左 辺 / 右 辺 のグ ローバル クロックの 選 択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61Spartan-3 のグローバル クロック 配 線 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61その 他 の 情 報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61ク ロ ッ ク の 消 費 電 力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61クロックのセットアップ タイムとホールド タイム . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62まとめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62その 他 の 情 報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62第 3 章 : デジタル クロック マネージャ (DCM) の 使 用概 要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63はじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63DCM に 関 する ト ピ ッ ク の 参 照 先 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65ほかのザイ リ ン ク ス FPGA フ ァ ミ リ と の 互 換 性 および 比 較 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65DCM の 位 置 と ク ロ ッ ク 分 配 ネ ッ ト ワーク インターフェイス . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67DCM の 機 能 の 概 要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68遅 延 ロ ッ ク ループ (DLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69デジ タル 周 波 数 合 成 (DFS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69位 相 シフ ト (PS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69ステータス ロジック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70DCM プリ ミティブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70シンボル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71接 続 ポー ト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71属 性 、 プ ロパテ ィ 、 制 約 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76DCM のクロック 要 件 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80入 力 ク ロ ッ ク 周 波 数 の 範 囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80出 力 ク ロ ッ ク 周 波 数 の 範 囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81入 力 ク ロ ッ ク と ク ロ ッ ク フィードバックの 変 動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81サイクル 間 ジッタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81周 期 ジ ッ タ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82DLL のフ ィ ー ド バ ッ ク 遅 延 の 変 動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82スペク ト ラム 拡 散 ク ロ ッ ク . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82DCM ク ロ ッ ク 入 力 および 外 部 フ ィ ー ド バ ッ ク 入 力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83Spartan-3E FPGA の DCM のクロック 入 力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83Spartan-3A/3AN/3A DSP FPGA の DCM のクロック 入 力 . . . . . . . . . . . . . . . . . . . . . 86LOCKED 出 力 の 動 作 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89LOCKED 信 号 の 使 用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 904 japan.xilinx.com Spartan-3 ジェネレーション FPGA ユーザー ガイ ドUG331 (v1.4) 2008 年 6 月 25 日