Effizientes Lösen linearer Gleichungssysteme über GF(2) - CDC ...

2.5. DIE ARCHITEKTUR VON NVIDIA GRAFIKKARTEN 21
Der Globale Speicher
Der globale Speicher ist bis zu 2048 MiB groß und neben dem Konstantenund
Texturspeicher der einzige, welcher von allen Threads und dem Host
adressiert werden kann. Ein Bereich im globalen Speicher kann entweder als
CUDA Array oder linearer Speicherbereich belegt werden. CUDA Arrays sind
optimiert für die Verwendung von Texturen, haben aber den Nachteil, dass
nur die CPU die Möglichkeit hat diesen zu beschreiben. Der lineare Speicher
hingegen kann auch von der GPU zur Datensicherung benutzt werden. Bei
Devices mit einer Compute Capability von 1.x wird ein 32 Bit Adressraum
verwendet während die neueren mit einem 40 Bit Raum arbeiten. Im Normalfall
werden alle Daten, bei denen es sich nicht um Konstanten handelt,
zuerst in den globalen Speicher übertragen. Später ist es möglich bestimmte
Bereiche als Texturen zu definieren.
Wenn ein Warp den globalen Speicher ansteuert, wird dies in so wenigen
Transaktionen wie möglich zusammengefasst. Für Devices mit einer Compute
Capability von 1.x werden mindestens zwei Zugriffe, je einer pro halben
Warp, benötigt. Bei Grafikkarten mit einer Compute Capability von 2.0 wird
der Warp nicht unterteilt und somit im besten Fall nur eine Transaktion
durchgeführt.
Pro Zugriff auf den globalen Speicher ist es möglich ein komplettes Segment
der Größe 32, 64 oder 128 Byte auszulesen bzw. zu beschreiben. Dabei werden
alle Threads eines Warps bei einer Compute Capability von 2.0 und alle
eines halben bei einer Compute Capability von 1.x bedient, deren angesteuerte
Adressen sich innerhalb dieses Abschnitts befinden. Die erste Adresse
des Segments ist immer ein Vielfaches seiner Größe. Der Anfang des Abschnitts
wird also nicht durch die Position des ersten Wortes, sondern durch
die Einteilung des Adressraumes bestimmt. Wie viele Aufrufe nötig sind,
um den ganzen Warp abzuarbeiten, hängt von der Wortgröße pro Thread
und deren Verteilung im globalen Speicher ab. Nicht zusammengefasste Zugriffe
reduzieren durch die Anzahl der zusätzlichen Transaktionen und dem
Auslesen von nicht benötigten Daten den Befehlsdurchsatz. Aufgrund dieser
möglichen Performanzreduzierung ist das Organisieren der Speicherzugriffe
ein sehr wichtiger Aspekt der Optimierung. Für Devices mit einer Compute
Capability von 1.2 und 1.3 sind die Bedingungen zwar weniger streng dennoch
ist die Differenz in der Bandbreite gerade bei einer großen Anzahl von
Daten deutlich spürbar.