電力分配システム (PDS) のデザイン : バイパスキャパシタおよび ... - Xilinx

電力分配システム (PDS) のデザイン : バイパス キャパシタおよびデカップリング キャパシタの使用
表 2: デバイス全体を使用する例における各バンクの I/O 使用率
バンク数 電圧 I/O 使用率 I/O 規格
バンク 0 3.3V 80 LVCMOS_12F
バンク 7 3.3V 80 LVCMOS_12F
バンク 1 1.5V 16 LVDCI
バンク 6 1.5V 16 LVDCI
バンク 2 1.8V 32 HSTL_1
45 LVCMOS_12F
バンク 3 1.8V 32 HSTL_1
45 LVCMOS_12F
バンク 4 1.8V 32 HSTL_1
45 LVCMOS_12F
バンク 5 1.8V 32 HSTL_1
45 LVCMOS_12F
表 3: デバイス全体を使用する例における I/O 規格ごとの SSO の制限
I/O 規格 バンクごとの SSO の制限
3.3V LVCMOS_12F 130
1.5V LVDCI 130
1.8V HSTL_1 260
1.8V LVCMOS_12F 117
バンク 0、7、1、6 については、上記のように計算されます。しかし、バンク 2、3、4、5 には 2 種類の
I/O 規格があります。これらのバンクについては、各規格について別々に計算して、2 つを組み合わせ
ます。
1.8V HSTL_1:
使用率 = 使用数/制限 = 32/260 = 13%
1.8V LVCMOS_12F:
使用率 = 使用数/制限 = 45/117 = 39%
バンク 2、3、4、5 の使用率:
13% + 39% = 52%
表 4 に、このデバイスの各バンクの使用率を示します。
XAPP623 (v1.0) 2002 年 8 月 8 日 www.xilinx.co.jp 11
R