電力分配システム (PDS) のデザイン : バイパスキャパシタおよび ... - Xilinx

R
電力分配システム (PDS) のデザイン : バイパス キャパシタおよびデカップリング キャパシタの使用
システム内の実効寄生インダクタンス (LIS) を計算するには、スルーホールの寄生インダクタンスを加
えます。
LIS = LSELF + LVIA = 0.9nH + 0.8nH = 1.7nH
LIS = 1.7nH
この値を使用すると、次のようになります。
F RIS
1
= ------------------------
2π L
IS
C
1
7
F
RIS
=
------------------------------------------------------------------------------- = 3.8×10
Hz
– 12
– 8
2π ( 1.7×10
H)
⋅ ( 1×10
F)
実装したキャパシタの共振周波数 F RIS = 38MHz
デカップリング キャパシタは共振周波数に対応する狭い周波数帯域でしか有効にならないので、デカッ
プリング ネットワークを構築するために複数のキャパシタを選択する場合は、共振周波数を考慮するこ
とが重要です。
キャパシタの配置
デカップル機能を有効にするには、キャパシタをデバイスの近くに配置する必要があります。これには、
主に 2 つの理由があります。まず、デバイスとデカップリング キャパシタの間隔が大きくなると、デバ
イスとキャパシタの間の電流パスのインダクタンスが大きくなります。このパス (電流がキャパシタの
V CC 側から FPGA の V CC ピンに流れるときのループと FPGA の GND ピンからキャパシタの GND 側
に流れるときのループ) のインダクタンスはループの面積に比例するので、インダクタンスを小さくす
るために必要なことはループの面積を小さくすることだけです。つまり、デバイスとデカップリング
キャパシタの間の距離を短くするとインダクタンスが小さくなるので、過渡電流が流れやすくなります。
配置に関しては、電源プレーンとグランド プレーンを通るエネルギーの伝搬速度も重要です。
キャパシタが特定の周波数 (キャパシタに最適な周波数など) で過渡電流を供給できるようにするには、
その周波数に対応する波長内にある必要があります。FPGA からのノイズは特定の周波数帯域に分か
れ、デカップリング キャパシタが対応する周波数帯域はそのサイズによって異なります。このため、
キャパシタの配置は、各キャパシタの実効周波数に基づいて決定されます。
FPGA で電流条件の変化が始まると、電源プレーンおよびグランド プレーン内で PDS と異なる電圧に
なります。これをデカップリング キャパシタで打ち消すには、まずキャパシタが電圧の変化を検出する
必要があります。FPGA の電源ピンで電圧が変化してからキャパシタがそれを検出するまでには、有限
の時間がかかります。この遅延は、FPGA の電源ピンからキャパシタまでの距離を FR4 誘電体 (電源プ
レーンが埋め込まれている PCB のサブストレート) を通る電流の伝搬速度で割った値に等しくなりま
す。電流がキャパシタから FPGA に達するまでの時間も必要なので、同じ値の遅延がさらにあります。
したがって、FPGA で過渡電流が発生すると、FPGA で過渡状態が解消されるまでにキャパシタとの間
を往復する遅延が生じます。ある周波数に対応する波長の 1/4 よりも配置間隔が大きい場合、FPGA に
伝送されるエネルギーは無視できるほど小さくなります。
間隔を波長の 1/4 よりも小さくすると、FPGA に伝送されるエネルギーが大きくなり、距離が 0 の場合
に 100% が伝送されます。キャパシタから FPGA へのエネルギーの伝送を有効にするには、FPGA の電
源ピンから 1/4 波長以内にキャパシタを配置する必要があります。キャパシタはその共振周波数よりわ
ずかに大きい周波数でも有効であり、その場合は波長が短くなるので、この距離は小さくする必要があ
ります。
実際のアプリケーションでは、1/4 波長の 1/10 が良い目標です。つまり、電源ピンから波長の 1/40 以
内にキャパシタを配置することになります。この波長は、実装したキャパシタの共振周波数である FRIS に対応するものです。
8 www.xilinx.co.jp XAPP623 (v1.0) 2002 年 8 月 8 日