電力分配システム (PDS) のデザイン : バイパスキャパシタおよび ... - Xilinx

R
電力分配システム (PDS) のデザイン : バイパス キャパシタおよびデカップリング キャパシタの使用
可能性 3 : PCB 内の I/O 信号が必要以上に強い
PDS を調整した後でも V CCO の PDS のノイズが多すぎる場合は、I/O インターフェイスの電力をス
ケール バックすることができます。これは、FPGA からの出力と FPGA への入力の両方に対して行い
ます。場合によっては、FPGA への入力における過剰なオーバーシュートが IOB のクランプ ダイオー
ドに逆バイアスをかけることもあります。このようになると、大量のノイズが V CCO で発生します。こ
の状況が発生する場合は、このようなインターフェイスの駆動強度を小さくするか、入力パスと出力パ
スの両方で終端処理を行います。
可能性 4 : I/O 信号の帰還電流が最適でないパスを通る
I/O 信号の帰還電流によっても PDS に過剰なノイズが発生する可能性があります。デバイスから PCB
および他のデバイスに送られるすべての信号について、大きさが同じで方向が逆の電流が PCB からデ
バイスの電源/グランド システムに流れます。帰還電流が低インピーダンスのパスを通らない場合は、
最適でない、インピーダンスが高いパスが使用されます。これが発生する場合は、しばしば PDS 内で
電圧変化が誘発されます。
この状況を改善するには、すべての信号の間隔を近づけ、帰還パスを確保します。信号が使用できる配
線レイヤの数を制限したり、PCB 上の特定の位置にデカップリング キャパシタを配置して AC 電流が
基準プレーンを通るように低インピーダンスパスを用意するなど、さまざまな戦略が必要です。
終わりに このアプリケーション ノートでは、電力分配システムの重要な原理の概要と、PDS を設計する手順ご
とのプロセスについて説明しました。このプロセスでは、一般的なネットワークを作成し、シミュレー
ションと調整を行い、それを測定し、測定結果に基づいて再び調整するという方法で PDS を設計しま
す。この方法では十分な結果が得られない場合は、他に問題の原因がないか調べます。この方法によっ
て、すべての PDS の問題を解決できます。
参考文献 1. Larry D. Smith、『Decoupling Capacitor Calculations For CMOS Circuits (CMOS 回路のデカッ
プリング キャパシタの計算 )』、Proceedings EPEP Conference、1984 年 11 月
2. Frederick W. Grover Ph.D、『Inductance Calculations: Working Formulas and Tables ( インダク
タンスの計算 : 実用的な公式と表 )』、D. Van Nostrand Company, Inc.、250 Fourth Avenue New
York 1946
20 www.xilinx.co.jp XAPP623 (v1.0) 2002 年 8 月 8 日