電力分配システム (PDS) のデザイン : バイパスキャパシタおよび ... - Xilinx

R
電力分配システム (PDS) のデザイン : バイパス キャパシタおよびデカップリング キャパシタの使用
手順 3 : シミュレーション
シミュレーションでは、一般的なデカップリング ネットワークを検証し、場合によっては調整します。
最適な電源のインピーダンス プロファイルを実現するため、異なる容量のキャパシタや異なるパッケー
ジを使用できます。
シミュレーション回路は、デカップリング キャパシタと寄生要素を並列に接続したものです。シミュ
レータは、ある範囲の周波数についてインピーダンスの合計を計算します。さまざまな EDA ベンダー
による PDS デザイン ツールについては、付録 D : PDS の デザインと シミュレーションを行うための
EDA ツールを参照してください。SPICE で等価回路を作成して解析することもできます。SPICE デッ
キの例については、付録 C : SPICE のシミュレーション例を参照してください。
これらのツールを使用してバイパス ネットワークのシミュレーションを行う場合は、正確な寄生値を使
用することが重要です。キャパシタのベンダーまたは内部テストから正確な寄生データを得る必要があ
ります。また、バイパス キャパシタと FPGA の間のパスにあるマウンティングによる寄生要素を考慮
する必要もあります。これらの寄生要素を直列に接続すると、実装したキャパシタの寄生抵抗およびイ
ンダクタンスが得られます。マウンティングのモデリングの詳細については、マウンティングのインダ
クタンスを参照してください。スルーホールの寄生インダクタンスを計算する式については、付録 B :
スルーホールのインダクタンスの計算を参照してください。以下のシミュレーションでは、キャパシタ
の寄生自己インダクタンスに 0.8 ~ 0.9nH という値を加えて LIS を計算しています。これは、厚さが 60
ミル程度のボードにおける小さいキャパシタのマウンティングのインダクタンスを表しています。ボー
ドのスタックアップがさらに厚い場合は、スルーホールのインダクタンスが大きくなります。
図 7 に、これらのキャパシタを並列に接続してキャパシタの寄生要素と PCB のおおよその寄生要素を
考慮したシミュレーションによるインピーダンスを示します。SPICE の等価ネットリストについては、
付録 C : SPICE のシミュレーション例を参照してください。表 8 に、シミュレーションで使用したキャ
パシタの数、容量、寄生特性を示します。
Inductance
100 Ω
10 Ω
1.0 Ω
0.1 Ω
0.01 Ω
0.001 Ω
0.0001 Ω
0.00001 Ω
1 MHz 10 MHz 100 MHz 1 GHz
Frequency
図 7: PDS のインピーダンスと周波数の関係
x623_07_080602
14 www.xilinx.co.jp XAPP623 (v1.0) 2002 年 8 月 8 日
❖
❈
◗
♣
♥
✰
Aggregate impedance of
all capacitors in parallel