1 25 2 10 3 15 4 20 5 20 6 20 7 20 8 20 150 Note: - Ing. H. Heuermann

__________________________________
Name (Blockschrift)
_________________________________
Unterschrift
Matrikel-Nr.
Informatik
Studiengang
Fachhochschule Aachen Fachbereich Elektrotechnik und Informationstechnik
Prof. Dr.-Ing. F. Wosnitza
Prof. Dr.-Ing. H. Heuermann
5522 - DIGITALTECHNIK UND TECHNISCHE INFORMATIK
Mi., 23. März 2005 - 8:30 bis 11:30 Uhr
• Es sind keine Hilfsmittel zugelassen (außer Taschenrechner mit einzeiligem
Display und ohne Textspeicher). Ein Blatt ist als Formelsammlung
zugelassen.
• Sämtliche Kommunikationsmittel sind verboten.
• Es darf nur das ausgeteilte Papier verwendet werden.
• Schreiben Sie auf jedes Blatt Ihren Namen und Ihre Matrikelnummer.
• Ergebnisse, deren Lösungswege nicht aus der Darstellung ersichtlich sind
oder die unleserlich sind, werden nicht gewertet.
Aufgabe max.Pkt. Punkte
1 25
2 10
3 15
4 20
5 20
6 20
7 20
8 20
Summe
150 Note:

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 2
------------------------------------------------ -------------------------

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 3
------------------------------------------------ -------------------------
Aufg. 5
(20 Punkte)
Laufzeiteffekte der Digitalsignale haben auf schnelle Schaltungen einen großen Einfluss, den
man durch die Verwendung von „Clock“-Signale eliminieren bzw. minimieren kann. Die Gatter
der im Folgenden untersuchten Schaltungen haben eine Verzögerungszeit von 10ns. D.h.
10ns nachdem sich die Eingangssignale (einschließlich dem Clock-Signal) geändert haben,
erfolgt eine Umschaltung.
Die Eingänge A, B und C sowie das Clock-Signal C und die Startwerte der inneren Größen
X1’ und X1’’ sowie X2’ und X2’’ wie auch der Ausgänge S’ und S’’ sind gegeben.
Für die im Folgenden angegebene Digitalschaltungen soll das Schaltverhalten zunächst als
nicht getaktete Schaltung dargestellt werden.
Die zweite Digitalschaltungen mit den gleichen Gattern als getaktete Schaltung bei
ansteigender „Clock“-Flanke ist im folgenden Bild dargestellt.
a) Tragen Sie das Schaltverhalten über der Zeit für X1’, X2’ und S’ im Falle einer
asynchronen Schaltungsrealisierung ohne Clock-Signal ein.
b) Tragen Sie das Schaltverhalten über der Zeit für X1’’, X2’’ und S’’ im Falle einer
synchronen Schaltungsrealisierung mit Clock-Signal ein.
c) Welche Clock-Frequenz hat die Schaltung?
d) Welche maximale Frequenz kann an den Ausgängen X1’’ und X2’’ auftreten?

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 4
------------------------------------------------ -------------------------
Zu Aufg. 5 a):
Clock
A
0 40 80 120 160 200
t/ns
B
t
C
t
X1’
t
X2’
t
S’
t
t

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 5
------------------------------------------------ -------------------------
Zu Aufg. 5 b):
Clock
A
0 40 80 120 160 200
t/ns
B
t
C
t
X1’’
t
X2’’
t
S’’
t
t

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 6
------------------------------------------------ -------------------------
Aufg. 6
(20 Punkte)
Das einfache im Folgenden verwendete elektrische Ersatzschaltbild eines MOS-
Transistors besteht aus einem idealer Schalter S i (i=1,2,3) und einem Serienwiderstand
R.
Eine Logikschaltung mit den beiden Eingängen U A und U B und dem Ausgang U out wird
mit der Vorsorgungsspannung Vcc=2V betrieben. Die Schaltung ist aus Widerständen
und spannungsgesteuerten Schaltern aufgebaut.
Sofern die Steuerspannung am Schalter kleiner als Vcc/4 (gemessen gegen Masse)
ist, befindet sich der Schalter im nichtleitenden Zustand. Liegt die Steuerspannung
über Vcc*3/4, so ist der Schalter leitend. Die Zwischenzustände sind nicht definiert
und sollen nicht auftreten.
Die Widerstände R weisen die Werte von 100W auf.
R V1 und R v2 haben jeweils den Wert von 1kW.

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 7
------------------------------------------------ -------------------------
Zu Aufg. 6:
a) Welcher Zusammenhang besteht zwischen den Strömen I 1 und I S2 ?
b) Welche logische Funktion realisiert das gegebene Schaltwerk?
c) Tragen Sie für alle vier Logikzustände und die Werte der gesuchten
Spannungen und Ströme in der folgenden Tabelle ein! Der Ausgang soll
unbelastet sein.
U A
U B
I 1
I 2
U S3
U out
in V
in V
in mA
in mA
in V
in V
0 0
0 2
2 0
2 2
d) Welche Leistung wird maximal in R V1 umgesetzt?
e) Wie groß dürfen die Serienwiderstände der Schalter S 1 und S 2 maximal sein,
damit die Schaltung noch einwandfrei arbeitet?
f) Geben Sie eine C²MOS-Schaltung an, die die gleiche Funktion hat, wie die
gegebene Schaltung.

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 8
------------------------------------------------ -------------------------
Aufg. 7
(20 Punkte)
Analysieren Sie die folgende Innenbeschaltung eines CMOS-Gatters aus idealen
P- und N-MOS-Transistoren mit den Eingängen U und V und dem Ausgang Y. Die
P-MOS-Transistoren sind durch den Kreis gekennzeichnet. Die Schaltung wird mit
Vcc=2V betrieben und alle Transistoren haben die Schaltschwelle von 1V.
a) Vervollständigen Sie die folgende Tabelle. Zustände mit Spannungen >0.5V
werden mit einer logischen 1 und Zustände mit Spannungen

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 9
------------------------------------------------ -------------------------
Zu Aufg. 7:
Gegeben ist eine CMOS-Schaltung nach dem folgenden Bild mit gleichen
Transistoren und gleichen Logikzuständen und –pegeln. Jeder Transistor kann
wiederum als idealer Öffner oder Schließer betrachtet werden.
c) Gegeben die inneren Logikzustände Q über der Zeit im folgenden Diagramm in
Abhängigkeit des Eingangssignale B (bzw. dem invertierten Signal von B) und
W an.
B
W
t
Q
t
d) Wie bezeichnet man diese Schaltung und wo wird sie eingesetzt?
t

DTTI – 03-05.1 Heu/Wa
Name: Matr.-Nr.: Blatt 10
------------------------------------------------ -------------------------
Aufg. 8
(20 Punkte)
a) Für welche physikalische Größe lässt sich der Wert 1 pW angeben? Was
bedeutet pW?
b) Wie wird aus der aus der Elementarladung e=1.602*10 -19 C und der Anzahl
der Ladungsträger n=1*10 19 die Ladung Q berechnet und welcher Wert ergibt
sich?
c) Geben Sie die Formel für einen Plattenkondensator an.
d) Die Stromversorgungsleitung zwischen Schaltnetzteil und CPU hat einen
elektrischen Widerstand von 0.05W. Welche Spannung U netz muss das
Schaltnetzteil liefern, damit an der CPU 3V bei einem Stromfluss von 2A
anliegen?
e) Eine elektrische Treiberstufe für eine Datenleitung nimmt bei einer
Versorgungsspannung von 2V einen Strom von 12mA auf und kann einen
Strom von 10mA bei einem High-Signal von 1.8V treiben. Wie groß ist der
Wirkungsgrad h des Treibers?
f) Geben Sie die erst und zweite Kirchhoffsche Regel als Formel für einen
Knotenpunkt und einen Maschenumlauf an.
g) Wie sieht das Schaltbild eines C-MOS-Transmissionsgates aus?
h) Welche Schaltungstechnik, Schottky-TTL oder ECL, lässt größere
Schaltfrequenzen zu?
i) Geben Sie die Abkürzungen für statische und dynamische Speicher an. Was
unterscheidet beide Typen?
j) Zeichnen Sie den Aufbau einer EPROM-Transistorzelle unter Angabe des
Stacked Gates (SG) und des Floating Gates (FG).
k) Benennen und illustrieren Sie die beiden differentiellen Datenübertragungsleitungen,
die jeweils auf der Oberfläche und im Innern von Motherboards
eingesetzt werden.
l) Welche Datenkapazität lässt sich auf einer doppelseitigen DVD mit einer
Informationsebene (DVD10) speichern?