Flash-basierte FPGAs (1)

ISS
Rekonfigurierbare Prozessoren
Prof. Dr.-Ing. S. A. Huss
Vorlesung Nr.
Thema
11 Konfigurationstechnologien
20.01.2010 Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 1

Rekonfigurierbare Prozessoren: Was, Warum und Wie?
√
(3) Warum rekonfigurierbare Prozessoren?
Warum?
Was?
Wie?
√
(1) Was ist ein
rekonfigurierbarer Prozessor?
(4) Wie wird ein rekonfigurierbarer
Prozessor rekonfiguriert?
√
(2) Was wird eigentlich
rekonfiguriert?
√
(5) Wie wird ein rekonfigurierbarer
Prozessor eingesetzt?
Heute: Wie der Bitstrom in das FPGA übertragen und dort gespeichert wird.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 2

Konfigurationsbits: Bitstrom
B
Zelle 2
1
1
A
C
Zelle 1 Zelle 3
0
1
D
Zelle 4
4 Konfigurationsbits
F
1
0
1
O
a
b
c
d
1
0
0
0
1
0
0
0
1
0
0
0
1
1
1
1
16 Konfigurationsbits
g
1 Konfigurationsbit
• Ein FPGA wird konfiguriert, indem seine Architekturelemente mit den
passenden Konfigurationsbits versorgt werden.
• Die Gesamtheit aller Konfigurationsbits (plus weitere Hilfsdaten)
bezeichnet man als Bitstrom (Bitstream).
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 3

Konfigurationsbits: Bitstrom
Wie wird er generiert?
Wie wird er in den Chip übertragen?
Wie wird er im Chip gespeichert?
10111011101….
Generierung Übertragung Speicherung
Durch einen
anspruchsvollen
rechnergestützten
Entwurfsprozess
Durch spezielle Ausrichtungen
und Übertragungsstandards,
z.B. JTAG
Durch spezielle
Speicherzellen, z.B.
SRAM-ähnliche.
Konfigurationstechnologie
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 4

Generierung des Bitstroms (1)
• Der Bitstrom wird aus dem platzierten und
verdrahteten Entwurf (noch in digitaler
Form) durch spezielle Werkzeuge des
FPGA Herstellers generiert.
• Die wichtigsten Elemente eines Bitstroms
sind die Konfigurationsbits, die u.a. zur
Konfiguration der LUTs, der Schaltmatrizen
und der Block RAMs dienen.
• Die Konfigurationsbits werden in Frames
geteilt, die für die Konfiguration
entsprechender Zonen des
Konfigurationsspeichers auf dem FPGA
verantwortlich sind.
– Beispiel: VirtexII-Pro XC2VP30 enthält
11.575.552 Konfigurationsbits, die in 1.756
Frames der Größe 6.592 geteilt sind.
Vendor
Libraries
Specification
Design Entry
VHDL Code
Synthesis
Netlist
Place & Route
Netlist, Timing
Annotation
Bitstream Generation
Bitstream
Configure FPGA
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 5

Generierung des Bitstroms (2)
• Der Bitstrom enthält neben den Konfigurationsbits noch weitere Daten
zur Steuerung der Konfigurationslogik, die auf dem FPGA fest
verdrahtet ist. Zu diesen Daten gehört z.B.:
– Synchronisationswort
– Länge des Frame
– Testwort CRC
– Kommandos wie Schreibe Konfigurationsdaten, Lese Konfigurationsbit,
Setze das CRC Register zurück.
• Konfigurationsbits und Steuerungsdaten werden in Pakete
eingekapselt. Die durch Header erweitert werden.
– Bespiel: Der vollständige Bitstrom des XC2VP30 enthält 11.589.984 Bits.
Konfigurationslogik: Kommandoregister,
Statusregister, Dekodierer zum Schreiben der
Konfigurationsframes in die entsprechenden
Konfigurationsspeicherzellen…
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 6

Speicherung des Bitstroms
• Entsprechend des Mechanismus, wie der Bitstrom auf dem FPGA
gehalten wird, unterscheidet man zwischen:
– SRAM-basierten FPGAs, ca. 90% aller FPGAs. Hersteller: Xilinx, Altera,
Atmel, Lattice.
– Antifuse-basierten FPGAs, wobei bei diesen FPGAs kein Bittrom in dem
bisher angesprochenen Sinne vorhanden ist. Bei Actel Antifuse FPGAs
nennt man die Konfigurationsdatei Actel Fuse Map AFM. Hersteller: Actel
und Quicklogic.
– Flash-basierten FPGAs. Hersteller: Actel, Xilinx (Spartan 3 AN)
• Die obere Reihenfolge entspricht auch der Entwicklungsgeschichte
von FPGAs.
• Jede dieser Konfigurationstechnologien hat ihre Vor-, und Nachteile,
wobei die Flash-basierte FPGAs Vorteile der anderen zwei
Technologien kombinieren.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 7

SRAM-basierte FPGAs (1)
SRAM-Zelle
VDD
• Eine statische RAM-Zelle besteht aus
zwei kreuzgekoppelten CMOS
Invertern, die zusammen eine bistabile
Schaltung bilden: Der Ausgang D2
kann sich in einem von zwei stabilen
Zustand (0 und 1) befinden. D2 zeigt
den Gegenwert auf.
• Zum Zugriff auf diese Zelle zwecks des
Lesens und Schreibens bedarf es noch
mindestens eines weiteren Transistors.
• Die Zelle wird adressiert durch
Ansteuerung des Gates dieses so
genannten Zugriffstransistors über die
Wortleitung.
• Daten werden ein- und ausgelesen
über die Bitleitung.
• Es gibt zahlreiche Ausprägungen der
SRAM-Zelle, vor allem solche mit 6
Transistoren.
Wortleitung
T
Bitleitung
MP1
D1
MN1
MP1
D1
MN1
D1
VDD
MP2
D2
MN2
MP2
D2
MN2
D2
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 8

SRAM-basierte FPGAs (2)
Beispiel
0
VDD
MP1
T
1
MN1
MP2
0
MN2
Diese Zelle
Speichert eine 1
1
MP1
T
1
MN1
VDD
MP2
0
MN2
1
MP1
T
0
MN1
VDD
MP2
1
MN2
1
Lesevorgang
0
Schreibvorgang: wir überschreiben die 1 durch
eine 0. Ungefährlich, da die beschriebene 0
stärker ist, als die überschriebene 1.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 9

SRAM-basierte FPGAs (3)
Anwendung einer SRAM-Zelle in FPGAs:
1
SRAM-Zellen, die einen
Schalttransistor, einen Multiplexer
ansteuern oder als LUT eine
Boolsche Funktion realisieren,
werden lediglich während der
(Re-)Konfiguration beschrieben.
Im Normalbetrieb werden sie dann
dauerhaft ausgelesen. Daher wird
der Speicherinhalt vor dem
Zugriffstransistor aufgegriffen.
0
F
0
1
T 1
VDD
O
0
F
0
1
O
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 10

SRAM-basierte FPGAs (4)
Welche Vorteile bieten SRAM-basierte FPGAs?
1. SRAM-Zellen lassen sich praktisch beliebig oft beschreiben. Kombiniert
mit den kurzen Konfigurationszeiten können SRAM-basierte FPGAs die
Rekonfigurierbarkeit unterstützen, siehe Vorlesung 12.
Beispiel:
Konfigurationszeit des XC2VP30 für verschiede Konfigurationsmodi.
Konfigurationsmodus SelectMAP (50MHz) Seriell (50 MHz) JTAG (33 MHz)
Konfigurationszeit 28 ms 231 ms 351 ms
2. SRAM-basierte FPGAs können ohne spezielle Programmiergeräte
konfiguriert werden. Man spricht von In-System Programming (ISP).
3. SRAM-basierte FPGAs basieren auf der höchst entwickelten und
meist verbreiteten CMOS Technologie Positive Wirkung auf den
Preis, Verfügbarkeit.
15.01.2008 Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 11

SRAM-basierte FPGAs (5)
Welche Nachteile haben SRAM-basierte FPGAs?
1. Die Flüchtigkeit der Daten in SRAM-Zellen erfordert eine erneute
Konfiguration nach jedem Systemstart oder Störung in der
Versorgungsspannung. Daher wird der Bitstrom in der Regel in einem
Flash-Speicher gespeichert. Der Bitstrom wird in das FPGA nach
jedem neuen Start übertragen.
XCF02S: Ein Flash, 2
Mbit. Das benutze
FPGA (Spartan 3)
benötigt ca. 1 Mbit
Konfigurationsdaten.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 12

SRAM-basierte FPGAs (6)
Welche Nachteile haben SRAM-basierte FPGAs?
2. Großer Flächenbedarf für den Konfigurationsspeicher mit
negativer Wirkung auf den Preis und Leistungsverbrauch.
3. Die Verbindung von Leitungen über Schalttransistoren fügt
zusätzliche Verzögerungselementen hinzu, Siehe V6.
4. Die Möglichkeit, den Bitstrom wiederholt zu übertragen (sogar in
beiden Richtungen), stellt verschiedene Sicherheitsrisiken dar.
Siehe später.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 13

Antifuse-basierte FPGAs (1)
• Viele Probleme der
SRAM-basierten FPGA
lassen sich durch eine
dauerhafte Konfiguration
lösen.
• Die Antifuse-Technologie
ermöglicht durch hohe
Ströme die „Brennung“
einer Isolatorschicht
zwischen zwei leitenden
Schichten, so dass diese
dauerhaft verbunden
werden.
Nicht-verbranntes Antifuse
verbranntes Antifuse
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 14

Antifuse-basierte FPGAs (2)
Welche Vorteile bieten Antifuse-basierte FPGAs?
• Nicht-flüchtige Konfiguration
– Sofortiger Systemstart
– Kein zusätzlicher Speicher zur Speicherung der Konfigurationsdaten.
– Weniger Sicherheitsrisiken
• Kein interner Konfigurationsspeicher
– Höhere Integrationsdichte mit positiver Wirkung auf den Preis.
– Direkte Verbindungen (keine Schalttransistoren) positive Wirkung
auf die Leitungsverzögerung und den Leistungsverbrauch.
Welche Nachteile haben Antifuse-basierte FPGAs?
• Spezieller Technologieprozess mit negativer Wirkung auf die Kosten.
• Nur eine einmalige Konfiguration ist möglich
– Nicht geeignet für die Rekonfigurierbarkeit.
– Hohes Risiko bei Entwurfsfehlern, da ein falsch konfiguriertes FPGA ein
Ausschuss ist.
• Zusätzliches Programmiergerät.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 15

Flash-basierte FPGAs (1)
Floating-Gate
-
-
- - -
- - -
- - - -
- - - - - - - - -
Eine beschriebene Speicherzelle
- - - - - - -
- - - - - - -
- - -
-
-
-
-
-
-
Durch eine hohe Spannung zwischen Drain und Source und hohe
Spannung am Steuergate werden die Kanalelektronen derart energisch
angeregt, dass einige davon in das Floating-Gate durchtunneln können.
Eine normale Steuerspannung am Steuergate kann nun keinen
Stromfluss bewirken, wie im nicht-programmierten Zustand. Die Ladung
können aus dem Floating-Gate durch einen Löschvorgang zurückgeholt
werden.
Andere Flash-Speicher arbeiten in einer umgekehrten Art.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 16

Flash-basierte FPGAs (2)
Beispiel
ProASIC plus Familie
von Actel
Durch Programmierung dieser
Zelle werden die zwei gelben
Leitungen miteinander verbunden
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 17

Flash-basierte FPGAs (3)
Welche Vorteile bieten Flash-basierte FPGAs?
• Nicht-flüchtige Konfiguration
– Sofortiger Systemstart
– Weniger Sicherheitsrisiken
• Höhere Integrationsdichte, bessere Performanz und niedrigerer
Leistungsverbrauch, als SRAM-basierte FPGAs.
• Standardprozess
• Konfigurationszeit ist etwas länger als bei SRAM-basierte FPGAs,
wodurch die Rekonfigurierbarkeit in zeitkritischen Anwendungen
erschwert wird.
• Begrenzte Anzahl von Programmierzyklen (Endurance) aufgrund der
Verschlechterung der Isolatorschicht um dem Floating-Gate spricht
gegen stark dynamisch rekonfigurierbare Prozessoren.
Vorlesung 11 Folie 18

Übertragung des Bitstroms (1)
• Zur Übertragung des Bitstroms in das FPGA sind verschiedene
Mechanismen und Protokolle verfügbar:
– Boundary Scan
– Serielle Übertragung
– Parallele Übertragung (SelectMAP)
Beispiel
VirtexIl und Spartan-3 von Xilinx haben
3 Pins (M0 M1 M2) zur Festlegung des
Konfigurationsmodus.
Durch diese 3 Jumper kann man den
Konfigurationsmodus definieren.
• Boundary Scan ist der meist verbreitete Konfigurationsmodus
aufgrund seiner Standardisierung und seiner Fähigkeit, verschiedene
Bausteine (PLDs, FPGAs, PROMs) durch die gleichen Pins zu
programmieren/konfigurieren. Man spricht von einer Boundary-Scan
Kette (Boundary-Scan Chain).
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 19

Übertragung des Bitstroms (2)
• Boundary Scan ist ursprünglich ein standardisiertes Verfahren (IEEE
Std. 1149.1-1990) zum Test elektronischer Schaltungen auf der
Platinenebene. Es wurde durch die JTAG Gruppe (Join Test Action
Group) in den 80er entwickelt und mehrmals erweitert.
• Damit umgeht man die Notwendigkeit, die Schaltung durch
physischen Zugriff zu messen (so genannter In-Circuit Test), was
durch die Miniaturisierung und die Verwendung von
Mehrlagenplatinen enorm erschwert wird.
• Über seine ursprüngliche Aufgabe als Testverfahren hinaus konnte
Boudary Scan für weitere nützliche Funktionen eingesetzt werden:
– Programmierung von Speichern.
– Konfiguration von FPGAs und PLDs.
– Debugging von SW-Anwendungen auf eingebetteten Prozessoren.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 20

Übertragung des Bitstroms (3)
Beispiel
Spartan-3 Starter Board
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 21

Sicherheit des Geisteseigentums (1)
• Ein inhärentes Problem von SRAM-basierten FPGAs besteht in der
Verfügbarkeit des Designs als Bitstrom, der nach jedem Power-up in
das FPGA übertragen werden muss.
• Im Bitstrom steckt das komplette Know-how, das in der Regel
geschützt werden soll.
• Eine Lösung besteht in der verschlüsselten Übertragung des
Bitstroms in das FPGA.
• Das FPGA enthält eine dedizierte Entschlüsselungseinheit für die
Entschlüsselung des Bitstroms.
• Hierzu muss zunächst ein Schlüssel vereinbart und in das FPGA
übertragen werden.
• Virtex-II Pro:
– unterstützt sowohl DES als auch Triple-DES Algorithmen.
– unterstützt allerdings keine partielle Konfiguration mit verschlüsselten
Bitströmen.
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 22

Sicherheit des Geisteseigentums (2)
• Verschlüsselung des Bitstroms
schützt vor dem Abhören und
Vervielfältigung des Entwurfs. D.h. sie
schützt das Geisteseigentum
(Intellectual Property).
• Mittlerweile werden in der
Forschungsgemeinschaft weitere
Angriffe untersucht und Lösungen
vorgeschlagen:
– Verfälschung des Bitstroms. Dies
erfordert die Gewährleistung der
Integrität des Bitstroms z.B. durch den
Einsatz von sicheren Hash-Funktionen
– Die Verteilung falscher Bitströme. Dies
erfordert den Einsatz von
Authentifizierungsmethoden wie MAC
(Message Authentication Code).
Auswahl eines Schlüssels, manuell
oder automatisch durch den
Bitstromgenerator
Generierung des verschlüsselten
Bitstroms durch den
Bitstromgenerator
Programmierung des FPGA mit dem
Schlüssel
Konfiguration des FPGA mit dem
verschlüsselten Bitstrom
Entschlüsselung des Bitstroms
durch den dedizierten Dekryptor auf
dem FPGA
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 23

Literatur
• „Authentication of FPGA bitstreams: why and how “
http://www.cl.cam.ac.uk/~sd410/papers/bsauth.pdf
20.01.2010
Rekonfigurierbare Prozessoren S. A. Huss
Vorlesung 11 Folie 24