cifX Communication Interfaces Real-Time-Ethernet - Hilscher.fr
cifX Communication Interfaces Real-Time-Ethernet - Hilscher.fr
cifX Communication Interfaces Real-Time-Ethernet - Hilscher.fr
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Geräteanschlüsse und Schalter 234/273<br />
9.10.4 Pin-Belegung PCI-Express-Bus CIFX 100EH-RE\CUBE<br />
Nur bei: CIFX 100EH-RE\CUBE (x1 = One-Lane) 6<br />
PCI-Express-Bus X2 (Seite B) PCI-Express-Bus X1 (Seite A)<br />
Pin Name Beschreibung Pin Name Beschreibung<br />
B1 n. v. (nicht verwendet) A1 PRSNT1# Hot-Plug presence detect<br />
B2 n. v. (nicht verwendet) A2 n. v. (nicht verwendet)<br />
B3 n. v. (nicht verwendet) A3 n. v. (nicht verwendet)<br />
B4 GND Ground A4 GND Ground<br />
B5 n. v. (nicht verwendet) A5 JTAG-TCK JTAG Test Clock<br />
B6 n. v. (nicht verwendet) A6 JTAG-TDI JTAG Test Data Input<br />
B7 GND Ground A7 JTAG-TDO JTAG Test Data Output<br />
B8 3V3 3,3V Power A8 JTAG-TMS JTAG Test Mode Select Input<br />
B9 JTAG-TRST# JTAG Test Reset A9 3V3 3,3V Power<br />
B10 3V3AUX 3,3V Power A10 3V3 3,3V Power<br />
B11 n. v. (nicht verwendet) A11 PERST# PCIe Reset<br />
B12 n. v. (nicht verwendet) A12 GND Ground<br />
B13 GND Ground A13 PCIe_CLK+ PCIe Clock<br />
B14 PCIe_TP Transmitter Lane,<br />
A14 PCIe_CLK- differential pair<br />
B15 PCIe_TN differential pair A15 GND Ground<br />
B16 GND Ground A16 PCIe_RP Receiver Lane,<br />
B17 PRSNT2# Hot-Plug presence detect A17 PCIe_RN differential pair<br />
B18 GND Ground A18 GND Ground<br />
B19 n. v. (nicht verwendet) A19 n. v. (nicht verwendet)<br />
B20 n. v. (nicht verwendet) A20 n. v. (nicht verwendet)<br />
B21 n. v. (nicht verwendet) A21 n. v. (nicht verwendet)<br />
B22 n. v. (nicht verwendet) A22 n. v. (nicht verwendet)<br />
B23 GND Ground A23 n. v. (nicht verwendet)<br />
B24 IO_SYNC0 / <strong>Real</strong>-<strong>Time</strong>-<strong>Ethernet</strong>-SYNC 8 A24 n. v. (nicht verwendet)<br />
IO_SYNC1 / 3,3V 7<br />
B25 GND Ground A25 n. v. (nicht verwendet)<br />
B26 SPI_CS# ID Chip Select A26 n. v. (nicht verwendet)<br />
B27 SPI_MOSI ID Slave In A27 n. v. (nicht verwendet)<br />
B28 SPI_MISO ID Slave Out A28 n. v. (nicht verwendet)<br />
B29 SPI_CLK ID Clock A29 n. v. (nicht verwendet)<br />
B30 GND Ground A30 n. v. (nicht verwendet)<br />
B31 n. v. (nicht verwendet) A31 n. v. (nicht verwendet)<br />
B32 n. v. (nicht verwendet) A32 n. v. (nicht verwendet)<br />
Key<br />
Tabelle 83: Pin-Belegung für PCI-Express-Bus CIFX 100EH-RE\CUBE<br />
6 Pin-Belegung A19 bis A32 / B19 bis B32 nicht standardkonform [bus spec 3,<br />
Seite 73-74].<br />
7 Wenn der Jumper am SYNC-Anschluss J3 gesteckt ist, wird das IO_SYNC-Signal<br />
auf den PCI-Express-Bus X2 auf Pin B24 weitergeleitet (Pin1-Pin2(J3): IO_SYNC0,<br />
Pin2-Pin3(J3): IO_SYNC1). Wenn kein Jumper gesteckt ist, liegt 3,3V statisch High<br />
(mit Pull-up) an. Siehe Abschnitt Pin-Belegung SYNC-Anschluss, J3, Seite 227.<br />
8 in 3V3-Logik.<br />
<strong>cifX</strong> <strong>Communication</strong> <strong>Interfaces</strong> <strong>Ethernet</strong> | Installation, Bedienung und Hardware-Beschreibung<br />
DOC060501UM30DE | Revision 30 | Deutsch | 2011-06 | Freigegeben | Öffentlich © <strong>Hilscher</strong>, 2006-2011
Change language