cifX Communication Interfaces Real-Time-Ethernet - Hilscher.fr

Geräteanschlüsse und Schalter 236/273
Wichtig: Dual-Port-Memory-Zugriffsfehler vermeiden
Die Host-CPU muss das IOCHNRDY-Signal (Pin A10) immer auswerten,
ansonsten kann dies zu falschen Daten beim Lesezugriff bzw. zu ignorierten
Schreibzugriffen führen.
- Eine maximale Zugriffszeit kann nicht angegeben werden.
- Für maximale Performance muss das IOCHNRDY-Signal von der Host-CPU
immer ausgewertet werden.
- Wenn Sie eine Host-CPU verwenden, die das IOCHNRDY-Signal nicht
auswerten kann, dann kontaktieren Sie sich mit unserem technischen Support
Pin-Belegung für PC/104-Bus, X2
Pin (X2) C D
0 GND GND
1 SBHE MEMCS16
2
3 IRQ10
4 IRQ11
5 IRQ12
6 IRQ15
7 IRQ14
8
9
10
11 SD8
12 SD9
13 SD10
14 SD11
15 SD12
16 SD13 +5V
17 SD14
18 SD15 GND
19 GND
Tabelle 85: Pin-Belegung für PC/104-Bus, X2 (benutzte Steuersignale auf dem
Erweiterungsstecker)
Die in Tabelle 84 und Tabelle 85 beschriebene Pin-Belegung stammt aus dem
Standard [bus spec 9, Seite B-2] (siehe Abschnitt Quellennachweise zu den
Bus-Spezifikationen auf Seite 229).
cifX Communication Interfaces Ethernet | Installation, Bedienung und Hardware-Beschreibung
DOC060501UM30DE | Revision 30 | Deutsch | 2011-06 | Freigegeben | Öffentlich © Hilscher, 2006-2011